KR960001337B1 - 고집적 반도체소자의 제조방법 - Google Patents

Abstract

내용 없음.

Description

고집적 반도체소자의 제조방법

제1도는 알반적인 MOS 타입 DRAM의 단면도로서, 실리콘기판 상부에 필드산화막, 워드라인, 산화물 및 폴리실리콘을 순차적으로 증착시킨 후, 그 상부에 실리사이드를 증착시킨 상태를 나타내는 반도체소자의 단면도.

제2도는 제1도의 공정후, 본 발명에 따라 마스킹 및 식각공정으로 실리사이드 및 폴리실리콘의 소정부분을 식각하여, 저장노드와 비트라인을 분리시키는 상태를 나타내는 반도체소자의 단면도.

제3도는 제2도의 공정후, 저장노드와 비트라인 상부에 산화막을 증착시키고 그 상부에 요철 폴리실리콘고, 포토레지스트 마스크패턴을 순차적으로 형성한 상태를 나타내는 반도체소자의 단면도.

제4도는 제3도의 요철 폴리실리콘을 마스크로 하여 그 하부의 산화막을 식각함으로써, 주상 산화막을 형성하고 그 상부에 폴리실리콘을 증착하는 상태를 나타내는 반도체소자의 단면도.

제5도는 제4도의 폴리실리콘의 소정부분을 식각하여, 저장노드 각각을 분리시키는 단계를 나타내는 반도체소자의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘기판 2 : 필드산화막

5 : 워드라인 6 : 산화물

7 : 저장노드 콘택 8 : 저장노드

9 : 비트라인 콘택 10 : 비트라인

11, 23 : 폴리실리콘 12 : 저장노드 플러그

13 : 실리사이드층 14 : 비트라인 플러그

15 : BPSG 산화막 17 : 요철 폴리실리콘

19 : 포토레지스트층 21 : 주상 산화막

본 발명은 고집적 반도체소자의 제조방법에 관한 것으로, 특히 저장노드를 비트라인과 동시에 형성하고, 저장노드 평면적을 입체적으로 극대화시켜 유효 표면적을 크게 확보할 수 있는 고집적 반도체소자의 제조방법에 관한 것이다.

종래의 DRAM(Dynamic Random Access Memory) 제조방법에 있어서는, 비트라인과 저장노드를 개별적으로 구성하기 때문에, 전체적인 공정단계가 복잡하고 또한 높은 단차가 발생하는 문제점이 있었다.

상기 문제점을 해결하기 위해서, 저장노드와 비트라인을 동시에 구성하여, 공정단계를 간소화시켰으나, 이 경우에도 반도체소자의 고집적화에 따라 저장노드에 요구되는 면적을 확보하기가 어려운 문제점이 있었다.

따라서, 상기 문제점을 해결하기 위해, 비트라인 실드(Shield) 구조를 사용하였으나, 상기 구조에서는 비트라인과 저장노드를 동시에 형성하는 것이 곤란하게 되며, 비트라인과 저장노드를 동시에 형성하기 위해서는 필연적으로 저장노드의 크기가 콘택크기 정도로 작아져야 하는 문제점이 발생된다.

따라서, 본 발명은 상술한 문제점을 해결하여, 저장노드를 비트라인과 동시에 형성하고, 이때의 작은 저장노드 평면적을 입체적으로 극대화시켜 유효 표면적을 소정의 값 이상으로 확보하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 고집적 반도체소자 제조방법에 있어서는, 실리콘기판 상부에 필드 산화막과 워드라인을 형성하는 단계와, 상기 워드라인 상부에 산화물을 증착하는 단계와, 상기 산화물을 식각하여 저장노드 콘택 및 비트라인 콘택을 동시에 형성하는 단계와, 상기 저장노드 콘택 및 비트라인 콘택내에 폴리실리콘을 충진시키는 단계와, 상기 폴리실리콘 상부에 실리사이드층을 형성하는 단계와, 상기 실리사이드층 상부에 포토레지스트층을 도포한 후 예정부위의 실리사이드층과 하부의 폴리실리콘층을 식각하여 비트라인과 저장노드 플러그를 형성하는 단계와, 상기 저장노드 플러그와 비트라인 상부에 산화막을 증착하는 단계와, 상기 산화막 상부에 요철 폴리실리콘을 증착하는 단계와, 상기 요철 폴리실리콘 상부에 포토레지스트층을 도포한 후, 소정부분을 식각하고, 하부의 요철 플리실리콘을 마스크로 하여, 산화막의 소정부분을 식각하여 주상 산화막을 형성하는 단계와, 상기 주상 산화막 상부의 잔존 포토레지스트층를 제거하는 단계와, 상기 주상 산화막 상부로부터 폴리실리콘을 증착하는 단계와, 최종적으로 폴리실리콘의 소정부분을 식각하여 고집적 반도체소자를 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.

제1도는, 일반적인 MOS타입의 DRAM(Dynamic Random Access Memory)의 단면도로서, 그 공정을 살펴보면, 실리콘기판(1) 상부에 필드산화막(3) 및 워드라인 (5)을 형성하고, 그 상부에 산화물(6)을 증착시킨다.

다음에, 상기 산화물(6)의 소정부분을 식각하여 저장노드 콘택(7) 및 비트라인 콘택(9)을 형성한다.

상기 공정후, 저장노드 콘택(7) 및 비트라인 콘택(9)내에 폴리실리콘(11)을 충진시키고, 그 상부에 실리사이드를 도포한다.

제2도는, 제1도의 공정후 마스킹 및 식각공정을 거쳐, 소정부분의 실리사이드 (13) 및 그 하부의 폴리실리콘(11)을 제거한 상태를 나타내는 반도체소자의 단면도로서, 상기 식각공정을 거쳐, 저장노드 콘택(7) 상부에 저장노드(8) 및 저장노드 플러그 (12)를 형성하고, 비트라인 콘택(9) 상부에는 비트라인(10) 형성한다.

제3도는, 제2도의 공정후 비트라인(10) 상부에 BPSG 산화막(15)을 도포한 후, 그 상부에 요철 폴리실리콘(17)을 도포하고, 그 상부에 포토레지스트층(19)을 코팅하여 저장노드(12)를 정의할 수 있도록 마스크 공정을 한 상태를 나타내고 있다.

제4도는, 제3도의 요철 폴리실리콘(17)을 마스크로 하여, 그 하부의 BPSG 산화막(15)을 식각하여, 주상 산화막(21)을 형성하고, 전체구조 상부에 폴리실리콘(23)을 증착하는 단계를 나타내는 반도체소자의 단면도로서, 요철 폴리실리콘(17)의 골부분은 하부외 BPSG 산화막(15)이 노출되는 현상을 이용하여, 산화막을 건식 식각함으로써, 저장노드(12)부에 주상 산화물(21)이 형성되도록 하고, 그 상부에 다시 폴리실리콘(23)을 증착하여, 상기 주상 산화물(21)이 폴리실리콘(23)에 둘러싸여지도록 한다.

제5도는, 제4도에서 증착된 폴리실리콘(23)의 소정부분을 식각하여, 저장노드 각각을 분리시키는 단계를 나타내는 반도체소자의 단면도로서, 마스킹 및 식각공정으로 폴리실리콘(23)의 소정부분을 식각하여, 저장노드 각각이 분리될 수 있도록, 소정부위의 폴리실리콘(23)을 식각한다. 따라서, 저장노드(8)와 비트라인(10)을 동시에 형성할 수 있으며, 충분한 용량의 충전용량을 확보할 수 있다.

이상에서 살펴본 바와같이 본 발명에 따른 고집적 반도체소자 제조방법에 따르면, 저장노드와 비트라인을 동시에 형성하고, 저장노드의 평면적이 저장노드 콘택사이즈 정도에서도 큰 표면적을 얻을 수 있도록 미세실린더 구조를 채택함으로써, 원하는 두께와 크기와 높이로써 소정의 유효 표면적을 확보할 수 있다.

Claims (1)

1. 고집적 반도체소자의 제조방법에 있어서, 실리콘기판(1) 상부에 필드산화막(3)과 워드라인(5)을 형성하는 단계와, 상기 워드라인(5) 상부에 산화물(6)을 증착하는 단계와, 상기 산화물(6)을 식각하여 저장노드 콘택(7) 및 비트라인 콘택(9)을 동시에 형성하는 단계와, 상기 저장노드 콘택(7) 및 비트라인 콘택(9)내에 폴리실리콘(11)을 충진시키는 단계와, 상기 폴리실리콘(11) 상부에 실리사이드층(13)을 형성하는 단계와, 상기 실리사이드층(13) 상부에 포토레지스트층을 도포한 후 소정부위의 실리사이드층(13) 및 폴리실리콘층을 식각하여 비트라인과 저장노드 플러그를 형성하는 단계와, 상기 저장노드(8)와 비트라인(10) 상부에 산화막(15)을 증착하는 단계와, 상기 산화막(15) 상부에 요철 폴리실리콘(17)을 증착하는 단계와, 상기 요철 폴리실리콘(17) 상부에 포토레지스트층(19)을 도포한 후, 소정부분을 식각한 후, 하부의 요철 폴리실리콘(17)을 마스크로 하여, 산화막(15)의 소정부분을 식각하여 주상 산화막(21)을 형성하는 단계와, 상기 주상 산화막(21) 상부의 잔존 포토레지스트층(19)를 제거하는 단계와, 상기 주상 산화막(21) 상부로부터 폴리실리콘(23)을 증착하는 단계와, 상기 폴리실리콘(23)의 소정부분을 식각하여 고집적 반도체소자를 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체소자의 제조방법.