KR950034752A - 집적 회로 - Google Patents

집적 회로 Download PDF

Info

Publication number
KR950034752A
KR950034752A KR1019950006597A KR19950006597A KR950034752A KR 950034752 A KR950034752 A KR 950034752A KR 1019950006597 A KR1019950006597 A KR 1019950006597A KR 19950006597 A KR19950006597 A KR 19950006597A KR 950034752 A KR950034752 A KR 950034752A
Authority
KR
South Korea
Prior art keywords
integrated circuit
voltage level
source
memory
field effect
Prior art date
Application number
KR1019950006597A
Other languages
English (en)
Other versions
KR100267424B1 (ko
Inventor
리 강우
Original Assignee
제이.에이치. 폭스
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이.에이치. 폭스, 에이티앤드티 코포레이션 filed Critical 제이.에이치. 폭스
Publication of KR950034752A publication Critical patent/KR950034752A/ko
Application granted granted Critical
Publication of KR100267424B1 publication Critical patent/KR100267424B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

집적 회로 메모리 어레이(an integrated circuit memory array)는 사전충전 주기(precharge period)동안 사전충전되는 열도선(column conductors)(312-315)을 포함한다. 전력 공급 전압 요동(effect of power supply voltage variation)의 영향을 감소시키기 위해, 사전충전 주기의 일부분동안 부하 저항이 열 도선 및 접지 사이에 접속된다. 이러한 방법으로, 전압 디바이더(a voltage divider)는 형성되어 방전 경로(dischafge paths)를 제공하며, 이 방전 경로는 열 도선의 과 방전(over-charging)을 저지한다. 전력 노이즈 면제의 증가(an encrease power noise immunity)가 성취되고, 이로 인해, 이 증가가 성취되지 않을 경우 발생할 수 있는 최악의 메모리 액세스 타임(worst-case memory access time)의 저하(degradation)를 피할 수가 있게 된다.

Description

집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 기법을 구현하는 제1메모리 어레이를 도시한 도면, 제3도는 본 발명의 기법을 구현하는 제2메모리 어레이를 도시한 도면.

Claims (7)

  1. 열 및 행(rows and column)으로 배열된 메모리 셀(memory cells)(214,215,216)을 구비한 메모리 어레이(memory array)를 포함하고, 각 열내의 각각의 상기 메모리 셀은 하나 혹은 그 이상의 열 도선(column conductors)(224-225;226-227;228-229)에 의해 액세스되고 메모리 사이클(memory cycle)의 메모리 액세스 부분에 앞선 사전충전 주기(precharge period)동안 상기 열 도선은 제1전압 레벨(a first voltage level)(예를 들면, VDD)로 사전충전되는 집적 회로에 있어서, 방전 주기(a discharge period)동안 상기 열 도선 및 상기 제1전압 레벨보다 낮은 제2전압 레벨의 소오스(a source of a second voltage level)(예를 들면, VSS)사이에 접속된 부하 레지스터(resistor)를 더 포함하고, 상기 방전 주기는 모두 상기 사전충전 주기내에서 발생하고, 상기 부하 레지스터는 적어도 상기 메모리 사이클의 한 부분동안 상기 열 도선 및 상기 제2전압 레벨의 소오스 사이에 접속되지 않은 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 방전 주기 지속 기간은 상기 사전충전 주기 지속 기간의 0.7 내지 0.95의 범위를 갖는 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 부하 레지스터는 전계 효과 트랜지스터(field effect transistor)인 것을 특징으로 하는 집적 회로.
  4. 제3항에 있어서, 상기 전계 효과 트랜지스터는 각각 자신의 드레인과 소오스가 연결된 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기 전계 효과 트랜지스터는 자신의 소오스가 공통노드(예를 들면 230)에 접속되고, 제어 트랜지스터(예를 들면, 231)는 상기 공통노드와 상기 제2전압 레벨 사이에 접속되는 것을 특징으로 하는 집적 회로.
  6. 제1항에 있어서, 상기 부하 레지스터는 각각 1 내지 100킬로오옴 영역의 저항값을 갖는 것을 특징으로 하는 집적 회로.
  7. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006597A 1994-03-29 1995-03-28 집적회로 KR100267424B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/219,059 1994-03-29
US08/219,059 US5412606A (en) 1994-03-29 1994-03-29 Memory precharge technique
US8/219,059 1994-03-29

Publications (2)

Publication Number Publication Date
KR950034752A true KR950034752A (ko) 1995-12-28
KR100267424B1 KR100267424B1 (ko) 2000-10-16

Family

ID=22817680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006597A KR100267424B1 (ko) 1994-03-29 1995-03-28 집적회로

Country Status (3)

Country Link
US (1) US5412606A (ko)
JP (1) JPH0883489A (ko)
KR (1) KR100267424B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517452A (en) * 1995-03-14 1996-05-14 Intel Corporation Method and apparatus for compensating for subthreshold current in a static RAM
US5768206A (en) * 1995-06-07 1998-06-16 Sgs-Thomson Microelectronics, Inc. Circuit and method for biasing bit lines
US5729498A (en) * 1996-06-25 1998-03-17 Industrial Technology Research Institute Reduced power consumption sram
US6147917A (en) * 1998-10-15 2000-11-14 Stmicroelectronics, Inc. Apparatus and method for noise reduction in DRAM
US20060268651A1 (en) * 2005-05-26 2006-11-30 Cutter Douglas J Memory apparatus and method
US8059468B2 (en) * 2007-05-03 2011-11-15 Intel Corporation Switched bitline VTH sensing for non-volatile memories
KR20240001844A (ko) * 2022-06-28 2024-01-04 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 독출 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765002A (en) * 1971-04-20 1973-10-09 Siemens Ag Accelerated bit-line discharge of a mosfet memory
JP2504743B2 (ja) * 1985-03-18 1996-06-05 日本電気株式会社 半導体記憶装置
US4679172A (en) * 1985-05-28 1987-07-07 American Telephone And Telegraph Company, At&T Bell Laboratories Dynamic memory with increased data retention time
US4914633A (en) * 1986-07-02 1990-04-03 Digital Equipment Corporation Self-timed programmable logic array with pre-charge circuit
JPS63304491A (ja) * 1987-06-04 1988-12-12 Mitsubishi Electric Corp 半導体メモリ

Also Published As

Publication number Publication date
JPH0883489A (ja) 1996-03-26
KR100267424B1 (ko) 2000-10-16
US5412606A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
KR960002348A (ko) 집적 회로용 파워- 온 리셋 회로
KR860000659A (ko) M0s 스태틱형 ram
US4733112A (en) Sense amplifier for a semiconductor memory device
US6744659B1 (en) Source-biased memory cell array
KR950030163A (ko) 반도체 메모리 디바이스
US5646902A (en) Static random access memory device with low power dissipation
KR930005017A (ko) 반도체 dram 장치
KR950034752A (ko) 집적 회로
US4433257A (en) Voltage supply for operating a plurality of changing transistors in a manner which reduces minority carrier disruption of adjacent memory cells
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
KR970012778A (ko) 반도체기억장치
GB2277390A (en) Static RAM with node equalising and valid output latch
KR910019055A (ko) 반도체 메모리 장치
KR920013654A (ko) 반도체 장치
US4209851A (en) Semiconductor memory cell with clocked voltage supply from data lines
KR910020721A (ko) 반도체 메모리 소자
KR870006570A (ko) 정적 랜덤 억세스 메모리 및 그 디코더 회로
KR970016535A (ko) 어드레스 디코더
KR960032495A (ko) 반도체 메모리 장치
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR920018754A (ko) 반도체 메모리 회로
US4709354A (en) Semiconductor memory device
KR930005199A (ko) 반도체 기억장치
US4334293A (en) Semiconductor memory cell with clocked voltage supply from data lines

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee