KR950029932A - 리드-솔로몬(r-s) 디코딩 데이터의 재배열장치 - Google Patents
리드-솔로몬(r-s) 디코딩 데이터의 재배열장치 Download PDFInfo
- Publication number
- KR950029932A KR950029932A KR1019940007631A KR19940007631A KR950029932A KR 950029932 A KR950029932 A KR 950029932A KR 1019940007631 A KR1019940007631 A KR 1019940007631A KR 19940007631 A KR19940007631 A KR 19940007631A KR 950029932 A KR950029932 A KR 950029932A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- synchronization
- unit
- decoded data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 R-S 디코딩 데이타의 재배열장치에 관한 것으로서, 동기부, 데이타부 빛 패러티부를 포함하는 R-S 디코딩된 데이타를 동기부의 길이만큼 지연시키는 지연수단, 상기 R-S 디코딩된 데이타중에서 동기부를 검출하여 접지레벨신호를 출력하는 동기부출력수단, 상기 지연수단 및 동기부출력수단으로 부터 출력되는 신호 중 하나를 선택하여 재배열된 데이타를 출력하는 제1멀티플렉서, 및 상기 R-S 디코딩된 데이타를 데이타부와 패러티부로 구별하는 구별신호와 R-S 디코딩된 데이타로 부터 동기부를 구별하는 동기-윈도우신호를 이용하여 상기 동기부출력수단과 제1멀티플랙서를 제어하는 선택신호 발생수단으로 구성되는 것을 특징으로 한다.
따라서, FIFO와 같은 메모리를 이용한 종래의 R-S 디코딩된 데이타의 재배열장치보다 훨씬 간단한 조합회로를 이용하여 회로구성이 간단해지고 시스템 구현시 원가절감의 효과가 있으며, R-S 디코딩하지 말아야할 부분이 포함된 부호어를 R-S 디코딩 할 대부분의 경우에 적용시킬수 있으며, 특히 그랜드 얼라이언스 HDTV시스템(Grand Aliance High Definition Television System)의 R-S 디코딩에 적용시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 R-S 디코딩 데이타의 재배열장치, 제6도는 제5도의 각 부분의 신호파형도이다.
Claims (5)
- 동기부, 데이타부 및 패러티부를 포함하는 R-S 디코딩된 데이타를 동기부의 길이만큼 지연시키는 지연수단(50), 상기 R-S 디코딩된 데이타중에서 동기부를 검출하여 접지레벨신호를 출력하는 동기부출력수단(60), 상기 지연수단(50) 및 동기부출력수단(60)으로 부터 출력되는 신호 중 하나를 선택하여 재배열된 데이타를 출력하는 제1멀티플렉서(70), 및 상기 R-S 디코딩된 데이타를 데이타부와 패러티부로 구별하는 구별신호와 R-S 디코딩된 데이타로 부터 동기부를 구별하는 동기-윈도우신호를 이용하여 상기 동기부출력수단(60)과 제1멀티플렉서(70)를 제어하는 선택신호 발생수단(40)으로 구성되는 것을 특징으로 하는 R-S 디코딩 데이타의 재배열장치.
- 제1항에 있어서, 상기 동기부출력수단(60)은 상기 선택; 신호발생수단(70)의 제어에 따라 상기 R-S 디코딩된 데이타 및 접지레벨신호 중에서 하나를 선택하여 상기 제1멀티플렉서(70)로 출력하는 제2멀티플렉서(61)로 구성되는 것을 특징으로 하는 R-S 디코딩 데이타의 재배열장치.
- 제1항에 있어서, 상기 선택신호발생수단(40)은 상기 구별신호를 이용하여 동기 부출력수단(60)을 제어하는 신호를 출력하는 동기부출력제어수단(80), 및 상기 동기부출력제어수단(80)의 출력신호, 구별신호 및 동기-윈도우신호를 이용하여 상기 제1멀티플렉서(70)를 제어하는 재배열데이타 출력제어수단(90)으로 구성되는 것을 특징으로 하는 R-S 디코딩 데이타의 재배열장치.
- 제3항에 있어서, 상기 동기부출력제어수단(80)은 상기 구별신호를 동기부의 길이만큼 지연시키는 지연부(41), 상기 지연부(41)의 출력신호를 반전시킨 반전출력신호와 구별신호를 논리곱하는 논리곱수단(43), 및 상기 논리곱수단(43)의 출력신호를 입력으로 하여 상기 동기부출력수단(60)으로 출력하는 D플립플롭(45)으로 구성되는 것을 특징으로 하는 R-S 디코딩 데이타의 재배열장치.
- 제3항에 있어서, 상기 재배열데이타 출력제어수단(90)은 상기 동기-윈도우신호를 동기부의 길이만큼 지연시키는 지연부(42), 상기 구별신호를 리셋단자(R)의 입력으로 하고 상기 지연부(42)의 출력신호를 세트단자(S)의 입력으로 하는 R-S 플립플롭(44), 상기 R-S 플립플롭(44)의 출력신호를 입력으로 하는 D플립플롭(46), 및 상기 동기부출력제어수단(80)과 D플립플롭(46)의 출력신호를 논리합하여 상기 제1멀티플렉서(70)로 출력하는 논리합수단(47)으로 구성되는 것을 특징으로 하는 R-S 디코딩 데이타의 재배열장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940007631A KR970002403B1 (ko) | 1994-04-12 | 1994-04-12 | 리드-솔로몬(r-s) 디코딩 데이타의 재배열장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940007631A KR970002403B1 (ko) | 1994-04-12 | 1994-04-12 | 리드-솔로몬(r-s) 디코딩 데이타의 재배열장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950029932A true KR950029932A (ko) | 1995-11-24 |
KR970002403B1 KR970002403B1 (ko) | 1997-03-05 |
Family
ID=19380868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940007631A KR970002403B1 (ko) | 1994-04-12 | 1994-04-12 | 리드-솔로몬(r-s) 디코딩 데이타의 재배열장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970002403B1 (ko) |
-
1994
- 1994-04-12 KR KR1019940007631A patent/KR970002403B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970002403B1 (ko) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004502A (ko) | 신호 위상 정렬 회로 | |
KR940017216A (ko) | 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템 | |
KR920020971A (ko) | 디지틀 전송 테스트 신호 발생 회로 | |
KR960043974A (ko) | 씨디/씨디-아이 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치 | |
KR890015501A (ko) | 모드 절환에 의한 비디오 엠퍼 시스 처리를 가능하게 한 디지탈 필터 | |
KR950029932A (ko) | 리드-솔로몬(r-s) 디코딩 데이터의 재배열장치 | |
KR920005595A (ko) | 등화장치 | |
KR940008244Y1 (ko) | 비식스제트에스(b6zs) 코딩 에러 검출회로 | |
KR920011264A (ko) | 영상데이타 스플리트 회로 | |
KR890009126A (ko) | 통신시스템에서 압축 변환한 데이타를 신장 변환하는 장치 | |
KR930001049A (ko) | Crt 디스플레이 인터페이스 회로 | |
KR970019657A (ko) | 에이치디티브이(hdtv) 수신 장치 | |
KR0178892B1 (ko) | 클럭 다중화 회로 | |
KR850006817A (ko) | 위상동기회로 | |
KR950022785A (ko) | 영상신호 변환장치 | |
KR950023000A (ko) | 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치 | |
KR970076259A (ko) | 불확실 상태에서의 오동작 방지 디코딩 장치 | |
KR970022649A (ko) | 클램프 펄스 생성회로 | |
KR960019693A (ko) | 반도체 소자의 선택적인 노이즈 감소 장치 | |
KR900015474A (ko) | 디지탈 데이타 팽창 방법 및 데이타 팽창 회로 | |
KR950020317A (ko) | 토큰 손실 검출 및 재생산회로 | |
JPH02104152A (ja) | データ信号受信装置 | |
JPS6435668A (en) | Picture processor | |
KR920015716A (ko) | 3상태를 갖는 전류 드라이버회로 | |
KR940023175A (ko) | 디지틀 텔레비젼의 펄스 잡음 제거장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041221 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |