KR950021782A - 전계 효과형 반도체 소자의 제조방법 - Google Patents
전계 효과형 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR950021782A KR950021782A KR1019930028886A KR930028886A KR950021782A KR 950021782 A KR950021782 A KR 950021782A KR 1019930028886 A KR1019930028886 A KR 1019930028886A KR 930028886 A KR930028886 A KR 930028886A KR 950021782 A KR950021782 A KR 950021782A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- oxide film
- transition metal
- single crystal
- Prior art date
Links
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히, 소자를 소형화하면서 실리콘 기판과 금속배선의 접합부에서 발생하는 스파이킹 현상을 방지하도록 실리콘기판과 금속배선의 연결부위를 단결정 실리콘막으로 형성하고 그 상부에 전이 금속막을 증착한 후 금속배선을 형성시킴으로 금속원자들이 집적 실리콘 기판과 접합되지 않고 소오스/드레인의 전이 금속막과 접합을 하도록 하여 얕은 접합을 형성할 수 있도록 한 전계 효과형 반도체소자의 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체소자의 형성방법에 따라 실리콘 기판상에 금속배선을 형성한 상태를 도시한 단면도.
제2A도 내지 제2G도는 본 발명의 전계 효과형 반도체소자의 형성방법에 따른 공정 단계를 도시한 단면도.
Claims (2)
- 반도체소자 제조공정에 있어서 실리콘 기판상에 패드용 산화막과 제1질화막 패턴을 형성한 후 필드 산화막을 형성하는 단계와, 상기 제1질화막 패턴을 제거하고 제2질화막을 전체구조의 상부에 형성한 후, 식각공정으로 제2질화막이 필드산화막 상부에만 남도록 하는 단계와, 실리콘기판에 남아있는 패드용 산화막을 제거하고, 에피텍셜 단결정 실리콘을 노출된 실리콘기판과 제2질화막상부에 형성하는 단계와, 상기 에피텍셜 단결정 실리콘의 일정부분을 식각하여 에피텍셜 단결정 실리콘 패턴을 형성하고 전체 구조의 상부에 게이트 산화막 및 폴리실리콘막을 형성하는 단계와, 상기 게이트산화막과 폴리실리콘막을 식각하여 게이트 전극을 형성한 후 N-이온주입을 실시하는 단계와, 전체구조에 산화막을 증착한 후 이방성 블랭키트 식각으로 식각하여 에피텍셜 단결정 실리콘 패턴과 게이트 전극 측벽에 측면 산화막을 형성한 후 N이온을 주입하여 소오스/드레인을 형성하는 단계와, 상기 소오스 드레인과 게이트 전극상부에 전이 금속막을 선택 증착하는 단계와, 상기 미반응 전이 금속막을 제거하기 위하여 화학용액의 혼합용액에서 일정시간 세정하는 단계와, 절연 산화막을 전체구조의 상부에 형성한후, 상기 소오스/드레인 상부에 절연 산화막을 식각하여 전이 금속막이 노출된 콘택홀을 형성하고, 상기 콘택홀을 통하여 상기 전이금속막에 콘택되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 효과형 반도체소자의 제조방법.
- 제1항에 있어서, 상기 미반응 전이 금속막을 제거하기 위해 섭씨 100도 내지 120도의 온도 범위에서 황산과 과산화수소의 혼합용액에서 일정시간 세정하는 것을 특징으로 하는 전계 효과형 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028886A KR950021782A (ko) | 1993-12-21 | 1993-12-21 | 전계 효과형 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028886A KR950021782A (ko) | 1993-12-21 | 1993-12-21 | 전계 효과형 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021782A true KR950021782A (ko) | 1995-07-26 |
Family
ID=66850735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028886A KR950021782A (ko) | 1993-12-21 | 1993-12-21 | 전계 효과형 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021782A (ko) |
-
1993
- 1993-12-21 KR KR1019930028886A patent/KR950021782A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760449A (en) | Regenerative switching CMOS system | |
| KR910005384A (ko) | 반도체 디바이스 내의 코프래너한 자기- 정합 접촉 구조물의 제조방법 | |
| IE56041B1 (en) | Method of fabricating a semiconductor device with a base region having a deep portion | |
| US6124613A (en) | SOI-MOS field effect transistor that withdraws excess carrier through a carrier path silicon layer | |
| KR940012647A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US20110121391A1 (en) | Method for manufacturing a suspended membrane and dual-gate mos transistor | |
| KR950021782A (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| KR950021238A (ko) | 전계효과형 반도체 소자의 제조방법 | |
| KR100267396B1 (ko) | 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법 | |
| KR950021753A (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| US4138781A (en) | Method for manufacturing semiconductor device | |
| KR0142786B1 (ko) | 반도체 소자 콘택홀 형성방법 | |
| KR950021787A (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| KR960012574B1 (ko) | 반도체장치의 제조방법 | |
| KR950021724A (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| JPH0513436A (ja) | 半導体装置 | |
| JPH09266204A (ja) | 半導体装置の製造方法 | |
| KR100679833B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR910004504B1 (ko) | 스페이스 윌 옥사이드를 이용한 dram셀의 제조방법 | |
| KR0183018B1 (ko) | 반도체 소자의 콘택홀 충입방법 | |
| KR960026221A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |