KR950021479A - 캐패시터 및 그 제조방법 - Google Patents
캐패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR950021479A KR950021479A KR1019930031888A KR930031888A KR950021479A KR 950021479 A KR950021479 A KR 950021479A KR 1019930031888 A KR1019930031888 A KR 1019930031888A KR 930031888 A KR930031888 A KR 930031888A KR 950021479 A KR950021479 A KR 950021479A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- spacer
- oxide film
- electrode
- mask
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 및 그 제조방법에 관한 것으로, 소자가 점점 고집적화됨에 따라 고축전용량의 저장전극을 갖는 캐패시터를 갖추어야 하므로 콘택홀에 저장전극을 형성하고 상기 저장전극의 주위에 스페이서형으로 원기둥을 형성하여 저장전극의 표면적을 증가시켜 캐패시터의 축전용량을 향상시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2-a도 내지 제2-d도는 본 발명에 따른 실시예로 캐패시터의 제조공정을 도시한 단면도.
Claims (6)
- 캐패시터 제조방법에 있어서, 피웰(P-Well)이 형성된 반도체 웨이프 상부에 LOCOS방식으로 필드 산화막을 성장하고, 통상의 방법으로 LDD구조이 활성영역을 갖는 MOSFET을 형성하는 공정과. 전체상부구조에 일정두께의 절연 산화막을 증착하고, 전면 식각으로 편탄화공정을 행한 다음, 일정두께의 장벽 실리콘질화막을 증작하고 마스크 다결정실리콘을 증착하는 공정과, 콘택홀 마스크를 이용해 마스크 다결정실리콘, 실리콘질화막, 절연산화막 일부분을 선택 식각하고, 이어서 다결정실리콘을 증착하고 비등방성 식각해 스페이서 다결정실리콘을 형성하는 공정과, 상기 마스크 다결정실리콘과 스페이서 다결정실리콘을 식각 장애물로 이용, 노출된 절연산화막을 선택 식각해 상기 MOSFET의 소오스 영역에 콘택 홀을 형성하고, 불순물이 주입된 전하보존 전극 다결정실리콘을 증착해 MOSFET의 소오스(Source) 영역 (6)과 접속시킨 다음, 전하보존 전극 마스크를 이용해 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 장애물로 이용해 전하보존 전극 다결정실리콘(11)을 선택 식각해 단차를 형성하고, 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 일정두께의 산화막을 증착하고, 이를 비등방성으로 식각해 회생 스페이서 산화막을 형성한 후, 이를 장애물로 이용해 이웃하는 제1 전하보존 전극 다결정실리콘과 분리되도록 마스크 다결정실리콘의 두께만큼 제1 전하보존 전극 다결정실리콘을 선택식각하는 공정과, 전체구조상부에 제2 전하보존 전극 다결정실리콘을 증착하고. 회생 스페이서 산화막의 윗부분이 노출됨과 동시에 이웃하는 제2 전하보존 전극 다결정 실리콘과 분리되도록 제2 전하보존 전극 다결정 실리콘을 비등방성으로 식각해 제2전하보존 전극 스페이서 다결정실리콘을 형성하는 공정과, 상기 장벽 실리콘질화막을 장애물로 이용해서 희생 스페이서 산화막을 습식식각하는 공정과, 전체구조상부의 표면을 따라 유전막을 성장시킨 다음, 불순물이 주입된 다결정 실리콘을 증착하고 이를 소정의 크기로 페턴을 형성하여 플래이트 전극을 형성하여 많은 전하 보존 용량을 확보할 수 있는 공정을 포함하는 캐패시터 제조방법.
- 제 1항에 있어서, 상기 제1 전하보존 전극 다결정 실리콘은 불순물이 주입되지 않은 다결정 실리콘을 사용해서 따로 주입공정을 행하는 것을 특징으로 하는 캐패시터 제조방법.
- 제1항에 있어서, 상기 마스크 다결정실리콘과 스페이서 다결정실리콘은 산화막과의 식각비를 증가시키기 위해 불순물이 주입되지 않은 다결정실리콘을 사용하는 것을 특징으로 하는 캐패시터 제조방법.
- 제1항에 있어서, 상기 마스크 다결정실리콘과 스페이서 다결정실리콘은 유전막을 성장시키는 등의 후속 열공정을 통해 불순물이 확산되어 제1전하보존 전극 다결정실리콘과 함께 전하보존 전극으로 사용하는 것을 특징으로 하는 캐패시터 제조방법.
- 제1항에 있어서, 상기 절연 산화막은 불순물 주입된 절연막을 사용하는 것을 특징으로 하는 캐패시터 제조 방법
- 캐패시터에 있어서, MOSFET의 소오스(Source) 영역과 콘택홀을 이용해 접속되는 전하보존 전극은 마스크보다 넓게 스페이서 형태의 원통형으로 형성되고, 그 내부에는 원통형의 안쪽을 따라 홈이 생기고, 그 홈(희생 스페이서 산화막 두께)만큼 간격을 두고, 원통형 높이의 원기둥이 형성되되 스페이서 원통형과 내부의 원기둥은 전극이 아래부분의 측벽에서 연결되는 구조를 갖는 것을 특징으로 하는 캐패시터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031888A KR950021479A (ko) | 1993-12-31 | 1993-12-31 | 캐패시터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031888A KR950021479A (ko) | 1993-12-31 | 1993-12-31 | 캐패시터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021479A true KR950021479A (ko) | 1995-07-26 |
Family
ID=66853339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031888A KR950021479A (ko) | 1993-12-31 | 1993-12-31 | 캐패시터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021479A (ko) |
-
1993
- 1993-12-31 KR KR1019930031888A patent/KR950021479A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578850A (en) | Vertically oriented DRAM structure | |
| US5414288A (en) | Vertical transistor having an underlying gate electrode contact | |
| KR950021644A (ko) | 반도체 기억장치 및 그 제조방법 | |
| JP2003512724A (ja) | 非浮遊ボディを備える電界効果トランジスタおよびバルクシリコンウェハ上に当該トランジスタを形成するための方法 | |
| KR910013554A (ko) | 반도체 장치 및 그 제조방법 | |
| KR950014980A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950021479A (ko) | 캐패시터 및 그 제조방법 | |
| JPH1174475A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0136777B1 (ko) | 자기정합법에 의한 디램 셀 및 그 제조방법 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 | |
| KR930005742B1 (ko) | 트렌치 커패시터 셀 제조방법 | |
| KR910008122B1 (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR100606382B1 (ko) | 엠피에스를 이용한 실린더형 캐패시터 형성 방법 및 그를구비하는 반도체 소자 | |
| KR0178995B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR940004601B1 (ko) | 클로우즈 핀 구조의 커패시터 제조방법 | |
| KR930011124B1 (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR100304947B1 (ko) | 반도체메모리장치및그제조방법 | |
| KR0179008B1 (ko) | 반도체소자의 메탈 콘택 제조방법 | |
| KR0147418B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR960015919A (ko) | 반도체소자의 전하보존전극 제조방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| JPH05347381A (ja) | Ｉｃデバイス上にコンデンサを形成する方法並びにｉｃデバイス用のｄｒａｍセル構造及び半導体ｉｃデバイス用のコンデンサ | |
| KR950010070A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970024321A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |