KR950015063A - 다치논리와 2치 논리의 배타적 논리합 연산기 및 연산방법 - Google Patents

다치논리와 2치 논리의 배타적 논리합 연산기 및 연산방법 Download PDF

Info

Publication number
KR950015063A
KR950015063A KR1019930025910A KR930025910A KR950015063A KR 950015063 A KR950015063 A KR 950015063A KR 1019930025910 A KR1019930025910 A KR 1019930025910A KR 930025910 A KR930025910 A KR 930025910A KR 950015063 A KR950015063 A KR 950015063A
Authority
KR
South Korea
Prior art keywords
value
signal
logic
multivalued
binary
Prior art date
Application number
KR1019930025910A
Other languages
English (en)
Other versions
KR950010822B1 (ko
Inventor
김진업
김선영
이점도
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930025910A priority Critical patent/KR950010822B1/ko
Priority to JP6282270A priority patent/JPH07202681A/ja
Priority to US08/352,057 priority patent/US5471156A/en
Publication of KR950015063A publication Critical patent/KR950015063A/ko
Application granted granted Critical
Publication of KR950010822B1 publication Critical patent/KR950010822B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/42—Adding; Subtracting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은, 이진수기리의 배타적 논리합 연산기능을 포함하면서 다치논리값과 이진 논리값 사이의 직접적인 배타적 논리합 연산이 가능한 이진-다치 배타적 논리합 연산기 및 연산방법을 제공하는데 그 목적이 있으며, 논리 연산 대상값으로 이진논리값과 다치 논리값을 입력받고, 상기 다치논리값치 최대값을 입력받는 제1단계와, 상기 다치논리값의 최대값에서 입력되는 다치논리값을 뺄셈하여 다치논리값의 보수값을 구하는 제2단계와, 상기 이진논리값이 '0'이면 입력되는 다치논리갈을 취하고 상기 이진 논리같이 '1'이면 다치논리같의 보수값을 취하여 연산출력값으로 출력하는 제3단계에 의해 수행되는 연산방법과 상기 연산방법에 따라 동작하는 이진-다치 배타적 논리합 연산기로 이루어진다.

Description

다치논리와 2치 논리의 배타적 논리합 연산기 및 연산방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 다치신호 연산처리를 위한 종래 기술의 구성도, 제5도는 본 발명인 배타적 이진-다치 논리합 연산기의 구성도, 제6도는 본 발명의 사용예시도.

Claims (4)

  1. 다치 논리값 신호원으로 부터 제공되는 연산대상인 다치 논리 신호(R)를 전달하는 다치 신호 입력라인과, 상기 다치 신호의 최대값 신호(Max of R)를 고정적으로 전달하는 다치 신호 최대값 입력라인과, 상기 다치 신호 입력라인과 다치 신호 최대값 입력라인으로 부터의 다치 논리신호와 그 최대값 신호를 각각 입력받아 다치 논리신호의 최대값에서 입력되는 논리 값을 뺄셈하여 상기 다치 논리신호의 최대값에서 입력되는 다치 논리 값을 뺄셈하여 상기 다치 논리신호의 보수신호(/R)를 출력하는 뺄셈기(1)와, 상기 다치 신호 입력라인으로 부터의 다치 논리신호와 상기 뺄셈기(1)의 출력신호인 다치논리 신호의 보수신호를 입력받으며, 제어단으로 연산대상인 이진 논리신호를 입력받아 제어단에 입력되는 이진신호가 '0'인 경우에는 다치 논리신호를 선택하여 출력하고, 이진신허가 '1'인 경우에는 상기 뺄셈기(1)의 출력인 다치 논리신호의 보수신호를 선택하여 출력하는 선택수단(2)을 구비하는 것을 특징으로 하는 이진-다치 논리합 연산기.
  2. 제1항에 있어서, 상기 선택수단은 제어단을 구비하는 전자제어 스위치로 구성되는 것을 특징으로 하는 이진-다치 배타적 논리합 연산기.
  3. 제1항에 있어서, 상기 선택수단은 2 : 1 멀티플렉서로 구성되는 것을 특징으로 하는 이진-다치 배타적 논리합 연산기.
  4. 논린 연산 대상값으로 이진논리값과 다치 논리값을 입력받고, 상기 다치논리값의 최대값을 입력받는 제1단계와, 상기 다치논리값의 최대값에서 입력되는 다치논리값을 뺄셈하여 다치논리값의 보수값을 구하는 제2단계와 상기 이진논리값이 '0'이면 입력되는 다치논리값을 취하고 상기 이진 논리같이 '1'이면 다치논리값의 보수값을 취하여 연산출력값으로 출력하는 제3단계를 구비하여 수행하는 것을 특징으로 하는 이진-다치 배타적 논리합 연산방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025910A 1993-11-30 1993-11-30 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법 KR950010822B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930025910A KR950010822B1 (ko) 1993-11-30 1993-11-30 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법
JP6282270A JPH07202681A (ja) 1993-11-30 1994-11-16 論理演算器および演算方法
US08/352,057 US5471156A (en) 1993-11-30 1994-11-30 Device and method for binary-multilevel operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025910A KR950010822B1 (ko) 1993-11-30 1993-11-30 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법

Publications (2)

Publication Number Publication Date
KR950015063A true KR950015063A (ko) 1995-06-16
KR950010822B1 KR950010822B1 (ko) 1995-09-23

Family

ID=19369432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025910A KR950010822B1 (ko) 1993-11-30 1993-11-30 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법

Country Status (1)

Country Link
KR (1) KR950010822B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416875B1 (ko) * 1994-04-22 2004-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416875B1 (ko) * 1994-04-22 2004-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체집적회로

Also Published As

Publication number Publication date
KR950010822B1 (ko) 1995-09-23

Similar Documents

Publication Publication Date Title
US4707800A (en) Adder/substractor for variable length numbers
EP0314034A3 (en) Logic operation circuit
US4648059A (en) N-bit magnitude comparator
KR880012084A (ko) 애퍼튜어 보정회로
KR940006038A (ko) 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템
KR950015063A (ko) 다치논리와 2치 논리의 배타적 논리합 연산기 및 연산방법
US4924421A (en) Priority encoding system
US5784497A (en) Arithmetic encoding with carry over processing
KR960018871A (ko) 다치 논리합 연산장치
KR0146655B1 (ko) 다치 논리곱 연산장치
JP3459759B2 (ja) 算術復号化装置
KR970016936A (ko) 최상위 디지트를 결정하는 장치 및 방법
KR950015062A (ko) 다치논리와 2치 논리의 논리합 연산기 및 연산방법
KR970022803A (ko) 부동소수점연산장치의 정규화회로장치
KR890015120A (ko) 부동 소숫점 표기를 기초로 하는 연산회로
JPS57164334A (en) Operating device
KR950015065A (ko) 다치논리와 2치 논리의 논리곱 연산기 및 연산방법
US4810995A (en) Arithmetic and logic operating unit
JPH07118654B2 (ja) 算術演算装置
KR940000936B1 (ko) 디지탈 신호처리에 있어서 소신호 잡음 제거회로
KR960018865A (ko) 다치 논리 부정 연산장치
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
JPS57104363A (en) Frame pattern discriminating method
US6459752B1 (en) Configuration and method for determining whether the counter reading of a counter has reached a predetermined value or not
KR960016132A (ko) 유니트를 선택하는 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee