KR950015065A - 다치논리와 2치 논리의 논리곱 연산기 및 연산방법 - Google Patents
다치논리와 2치 논리의 논리곱 연산기 및 연산방법 Download PDFInfo
- Publication number
- KR950015065A KR950015065A KR1019930025911A KR930025911A KR950015065A KR 950015065 A KR950015065 A KR 950015065A KR 1019930025911 A KR1019930025911 A KR 1019930025911A KR 930025911 A KR930025911 A KR 930025911A KR 950015065 A KR950015065 A KR 950015065A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- binary
- logic
- signal
- valued
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
- G06F7/44—Multiplying; Dividing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은, 이진끼리의 논리합 연산기능을 포함하면서 다치논리값과 이진 논리값 사이의 직접적인 논리곱 연산이 가능한 이진-다치 논리곱 연산기 및 연산 방법을 제공하는데 그 목적이 있으며, 논리 연산 대상값으로 이진논리값과 다치 논리값을 입력받고, 상기 다치논리값의 최대값을 입력받는 제1단계와, 상기 이진논리값이 '0'이면 입력되는 다치논리값을 최소값을 취하고 상기 이진 논리값이 '1'이면 다치논리 값의 최대값을 취하여 연산출력값으로 출력하는 제2단계에 의해 수행되는 연산방법과 상기 연산방법에 따라 동작하는 이진-다치 논리합 연산기로 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이진 논리곱 연산기의 입출력 연결구성도, 제5도는 이진-다치 논리곱 연산기의 구성도.
Claims (4)
- 다치 논리값 신호원으로 부터 제공되는 연산대상인 다치 논리 신호(R)를 전달하는 다치 신호 입력라인과, 상기 다치 신호의 최대값 신호(Max of R)를 고정적으로 전달하는 다치 신호 최대값 입력라인과, 상기 다치 신호 입력라인과 다치 신호 최소값 입력라인으로 부터의 다치 논리신호와 그 최소값 신호를 각각 입력단으로 입력받고 제어단으로는 다른 연산대상인 이진신호를 입력받아, 제어단에 입력되는 이진신호가 '0'인 경우에는 다치 논리신호의 최소값 신호를 선택하여 출력하고, 이진신호가 '1'인 경우에는 다치신호를 선택하여 출력하는 선택수단을 구비하는 것을 특징으로 하는 이진-다치 논리곱 연산기.
- 제1항에 있어서, 상기 선택수단은 제어단을 구비하는 전자제어 스위치로 구성되는 것을 특징으로 하는 이진-다치 논리곱 연산기.
- 제1항에 있어서, 상기 선택수단은 2 : 1 멀티플렉서로 구성되는 것을 특징으로 하는 이진-다치 논리곱 연산기.
- 논리 연산 대상값으로 이진논리값과 다치 논리값을 입력받고, 상기 다치논리값의 최소값을 입력받는 제1단계와, 상기 이진논리값이 '0'이면 입력되는 다치 논리값의 최소값을 취하고 상기 이진 논리값이 '1'이면 다치논리값을 처하여 연산출력값으로 출력하는 제2단계를 구비하여 수행하는 것을 특징으로 하는 이진-다치 논리곱 연산방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930025911A KR950010823B1 (ko) | 1993-11-30 | 1993-11-30 | 다치논리와 2치논리의 논리곱 연산기 및 연산방법 |
| JP6282270A JPH07202681A (ja) | 1993-11-30 | 1994-11-16 | 論理演算器および演算方法 |
| US08/352,057 US5471156A (en) | 1993-11-30 | 1994-11-30 | Device and method for binary-multilevel operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930025911A KR950010823B1 (ko) | 1993-11-30 | 1993-11-30 | 다치논리와 2치논리의 논리곱 연산기 및 연산방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015065A true KR950015065A (ko) | 1995-06-16 |
| KR950010823B1 KR950010823B1 (ko) | 1995-09-23 |
Family
ID=19369433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930025911A KR950010823B1 (ko) | 1993-11-30 | 1993-11-30 | 다치논리와 2치논리의 논리곱 연산기 및 연산방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010823B1 (ko) |
-
1993
- 1993-11-30 KR KR1019930025911A patent/KR950010823B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950010823B1 (ko) | 1995-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69332070T2 (de) | Steuerschaltung für Galois-Feld | |
| WO2004015439A3 (en) | Improved mixers with a plurality of local oscillators and systems based thereon | |
| EP0797210A3 (en) | Output buffer circuit | |
| KR910005667A (ko) | 텔레비젼 시스템용 제어 신호 발생기 | |
| EP2293448A3 (en) | Method and apparatus for an N-nary logic circuit | |
| KR890015501A (ko) | 모드 절환에 의한 비디오 엠퍼 시스 처리를 가능하게 한 디지탈 필터 | |
| KR950015065A (ko) | 다치논리와 2치 논리의 논리곱 연산기 및 연산방법 | |
| KR910019422A (ko) | 이중 기능 입력 단자용 신호 클램프 장치 | |
| KR950015062A (ko) | 다치논리와 2치 논리의 논리합 연산기 및 연산방법 | |
| KR950035137A (ko) | 입력신호의 펄스폭 조정방법 및 조정회로 | |
| EP0845745A1 (en) | System and method for representing physical environment | |
| KR950015063A (ko) | 다치논리와 2치 논리의 배타적 논리합 연산기 및 연산방법 | |
| MY118613A (en) | Histogram operating unit for video signals. | |
| KR960018871A (ko) | 다치 논리합 연산장치 | |
| JPH09231189A (ja) | 連想記憶装置および連想記憶方法 | |
| TW355780B (en) | Method and apparatus for encrypting input bit sequence | |
| MY133020A (en) | Method and circuit arrangement for transmitting signals | |
| FI103304B1 (fi) | Assosiatiivinen neuroni | |
| EE200000556A (et) | Demodulaatori skeem | |
| KR960001978A (ko) | 배럴 쉬프터 회로 | |
| KR940010793A (ko) | 동작 추정처리의 입력 데이타 제어회로 | |
| KR950010661A (ko) | 영상신호 변환장치 | |
| KR960016138A (ko) | 가용성 지연회로 | |
| JPS6266315A (ja) | 入力制御方式 | |
| NL7909161A (nl) | Werkwijze en inrichting voor het vergroten van het aantal in digitale stelsels, in het bijzonder stelsels voor afstandsbesturing van televisie-ontvangers, overdragen instructies. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980616 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |