KR950014152B1 - 파워온의 리세트 조정회로 - Google Patents

파워온의 리세트 조정회로 Download PDF

Info

Publication number
KR950014152B1
KR950014152B1 KR1019880015265A KR880015265A KR950014152B1 KR 950014152 B1 KR950014152 B1 KR 950014152B1 KR 1019880015265 A KR1019880015265 A KR 1019880015265A KR 880015265 A KR880015265 A KR 880015265A KR 950014152 B1 KR950014152 B1 KR 950014152B1
Authority
KR
South Korea
Prior art keywords
reset
output
power
gate
input
Prior art date
Application number
KR1019880015265A
Other languages
English (en)
Other versions
KR900008360A (ko
Inventor
김학근
Original Assignee
금성일렉트론 주식회사
원본미기재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 원본미기재 filed Critical 금성일렉트론 주식회사
Priority to KR1019880015265A priority Critical patent/KR950014152B1/ko
Publication of KR900008360A publication Critical patent/KR900008360A/ko
Application granted granted Critical
Publication of KR950014152B1 publication Critical patent/KR950014152B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

파워온의 리세트 조정회로
제1도는 종래의 파워온 리세트 회로도.
제2도는(a)(b)는 제1도의 각부 파형도.
제3도는 본 발명의 파워온의 리세트 조정회로도.
제4도는 (a) 내지 (d)는 제3도의 각부 파형도.
* 도면의 주요 부분에 대한 부호의 설명
1:리세트부 2:리세트제어부
NOR1-NOR3:노아게이트 R1:저항
C1:콘덴서 Ml,M2:모스트랜지스터
D1:다이오드 I1:인버터
본 발명은 파워온 리세트 회로에 관한 것으로, 특히 리세트 기능에 있어서, 임의의 선택 및 타이밍조절을 가능하게 하여 안정된 동작을 수행하도록 한 파워온의 리세트 조정회로에 관한 것이다.
제1도는 종래의 파워온 리세트 회로도로서 이에 도시한 바와같이, 전원(Vcc)이 시정수설정용 저항(Rl), 콘덴서(C1) 및 방향제어용 다이오드(Dl)을 통해 직렬 접속된 인버터용 모스(MOS) 트랜지스터(Ml)(M2)를 구동하여, 후단에 리세트신호를 인가하게 리세트부(1)를 구성한 것으로, 상기 모스트랜지스터(Ml)는 P모스트랜지스터 이고, 모스트랜지스터 (M2)는 N모스트랜지스터이다.
이와같이 구성된 종래의 파워온 리세트 회로를 설명하면 다음과 같다.
파워가 오프 상태로 있을 경우에 접점(A)(B)은 제2도(a)(b)에 도시한 바와같이, 접지레벨을 유지하게 되며, 이때 일단 파워가 가해지게 되면 전원(Vcc)이 저항(Rl)을 통해 콘덴서(C1)에 충전되면서 접점(A)의 전위가 제2도(a)에 도시한 바와같이, 높아지게 된다.
여기서 상기 접점(A)의 전위가 충분히 높아지는 시간은 저항(Rl)과 콘덴서(C1)에 의해 결정된다.
이와같이 하여 접점(A)의 전위가 제2도(a)에 도시한 바와같이, N모스트랜지스터(M2)의 문턱 전압을 넘지않을 경우에는 모스트랜지스터(Ml)(M2)의 게이트측에 저전위가 인가되어 모스트랜지스터(Ml)를 턴온시키고, 모스트랜지스더(M2)를 턴오프 시킨 후 전원(Vcc)이 모스트랜지스터(Ml)를 통해 출력으로 인가됨에 따라 접점(B)의 파형이 제2도(b)에 도시한 바와같이 고전위로 되어 리세트 기능을 수행한다.
그러나 접점(A)의 전위가 제2도(a)에 도시한 바와같이, 고전위로 증가하면 P모스트랜지스터(Ml)는 턴오프되고, N모스트랜지스터(M2)가 턴오프되므로 출력파형인 접점(B)의 파형이 제2도(b)에 도시한 바와같이, 저전위로 되어 리세트 기능이 해제된다.
그런데 상기와 같은 종래의 파워온 리세트 회로는 리세트 신호의 타이밍이 저항과 콘덴서의 시정수에 의존되므로 설계 오차 및 공정오차 혹은 그외 조건에 의하여 리세트 신호가 영향을 받게 되며, 이의 신호를 사용할 경우 리세트의 기능이 불안정하게 수행되는 결함이 있었다.
본 발명은 이와같은 종래의 결함을 감안하여 종래의 리세트 회로를 변경하여, 리세트의 임의의 선택 및 타이밍 조절을 가능하게 함으로써 리세트의 기능을 안정하게 수행시키도록한 파워온의 리세트 조정회로를 창안한 것으로, 이를 첨부한 도면에 의해 상세히 설명하면 다음과 같다.
제3도는 본 발명의 파워온 리세트 조정회로도로서 이에 도시한 바와같이, 전원(Vcc)이 저항(Rl), 콘덴서(Cl)의 시정수, 방향제어용 다이오드(Dl)를 통해 직렬접속된 모스트랜지스터(Ml)(M2)를 구동하여, 리세트 신호를 출력하게 한 리세트부(1)로 구성된 리세트 회로에 있어서, 상기 리세트부(1)의 출력이 노아게이트(NOR3)의 일측에 입력됨과 아울러 입력신호(Vin)와 함께 입,출력을 상호 연결한 노아게이트(NORl)(NOR2)를 통해 상기 노아게이트(NOR3)의 타측에 입력되며, 이의 출력이 인버터(I1)를 통해 후단에 출력 리세트신호를 인가하게 리세트제어부(2)를 구성한 것이다.
제4도의 (a) 내지 (d)는 제3도의 각부파형도로서 이에 도시한 바와같이,(a)(b)는 접점(A)(B)의파형도, (다)는 입력(Vin) 신호파형도, (d)는 출력신호파형도를 나타낸 것이다.
이와같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
제4도(다)에 도시한 바와같이, 입력(Vi)신호가 저전위로 된 상태에서 리세트부(1)의 출력인 접점(B)의 파형인 제4도(b)에 도시한 바와같이, 고전위로 되면, 노아게이트(NORl)의 출력이 저전위로 되어 노아게이트(NOR2)의 일측에 입력되므로 노아게이트(NOR2)의 출력이 고전위로 되어 상기 노아게이트(NORl)의 일측에 인가됨과 아울러 노아게이트(NOR3)의 일측에 입력된다.
이때 노아게이트(NOR3)의 출력이 저전위로 변환된 후 인버터(I1)를 통해 고전위로 반전되어 제4도(d)에 도시한 바와같이, 고전위 출력을 인가함으로써 리세트 기능이 수행된다.
여기서 상기 접점(B)의 출력이 제4도(b)에 도시한 바와같이, 저전위로 떨어지게 되면, 고전위로된 상기 노아게이트(NOR2)의 출력이 노아게이트(NORl)의 일측에 인가되어 저전위를 출력한 후 노아게이트(NOR2)의 일측에 입력되고, 저전위로 된 입력(Vin)신호가 상기 노아게이트(NOR2)의 타측에 입력되므로 노아게이트(NOR2)의 출력이 여전히 고전위 상태로 된다.
이때 고전위로된 상기 노아게이트(NOR2)의 출력이 노아게이트(NOR3)를 통해 저전위로 변환된 후 인버터(I1)를 통해 고전위로 반전되어 제4도(d)에 도시한 바와같이, 고전위 출력을 인가함으로써 리세트 상태가 계속 유지된다.
또한 사용자가 원하는 시간에 제4도(다)에 도시한 바와같이, 입력신호(Vin)가 고전위로 되는 경우에는 노아게이트(NOR2)의 출력이 저전위로 변화되어 노아게이트(NOR3)를 통해 고전위로 변환된 후 인버터(I1)를 통해 저전위로 반전되어 제4도(d)에 도시한 바와같이, 저전위 출력을 인가함으로써 리세트 신호가 해제된다.
이상에서 상세히 설명한 바와같이 본 발명은 사용자가 원하는 시간동안 리세트 신호를 가하므로 저항과 콘덴서의 변수에 영향을 받지 않고 안정된 리세트 기능을 수행할 수 있는 효과가 있다.

Claims (1)

  1. 전원(Vcc)이 저항(R1l)과 콘덴서(C1)의 시정수를 통해 모스트랜지스터(M)1(M2)를 구동하여 리세트신호를 인가하게 리세트부(1)로 구성된 파워온 리세트 회로에 있어서, 상기 리세트부(1)의 출력이 노아게이트(NOR3)의 일측에 입력됨과 아울러 입력신호(Vin)와 함께 입,출력을 상호 접속한 노아게이트(NOR1)(NOR2)를 통해 상기 노아게이트(NOR<SB.3)의 타측에 입력되며, 이의 출력이 인버터(I1)를 통해 리제트 신호로 출력되게 리세트 제어부(2)를 구성한 것을 특징으로 하는 파워온의 리세트 조정회로.
KR1019880015265A 1988-11-19 1988-11-19 파워온의 리세트 조정회로 KR950014152B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880015265A KR950014152B1 (ko) 1988-11-19 1988-11-19 파워온의 리세트 조정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880015265A KR950014152B1 (ko) 1988-11-19 1988-11-19 파워온의 리세트 조정회로

Publications (2)

Publication Number Publication Date
KR900008360A KR900008360A (ko) 1990-06-03
KR950014152B1 true KR950014152B1 (ko) 1995-11-22

Family

ID=19279426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015265A KR950014152B1 (ko) 1988-11-19 1988-11-19 파워온의 리세트 조정회로

Country Status (1)

Country Link
KR (1) KR950014152B1 (ko)

Also Published As

Publication number Publication date
KR900008360A (ko) 1990-06-03

Similar Documents

Publication Publication Date Title
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
JPH029219A (ja) ハイサイドドライバmos回路
KR920000837B1 (ko) 상보신호출력회로
KR950012456A (ko) 반도체 기억장치의 기준전압 발생회로
KR930011436A (ko) 응용 회로의 프로그래밍 및 동작시키는 방법
KR880005750A (ko) 제어펄스 발생회로
US4301427A (en) Astable MOS FET multivibrator
KR950014152B1 (ko) 파워온의 리세트 조정회로
KR920013442A (ko) 집적 회로용 용량성-부하 고속 구동 회로
KR900003901A (ko) 프로그램 가능한 반도체 메모리 회로
JPH0116058B2 (ko)
JP3779403B2 (ja) 半導体メモリ装置の電圧昇圧回路
KR860002292Y1 (ko) 노아게이트를 이용한 타이머회로
KR930006135Y1 (ko) 펄스 발생회로
KR100188007B1 (ko) 펄스 발생회로
JP2529305B2 (ja) 中間レベル設定回路
KR19990024891A (ko) 파워 업 회로
KR910000212Y1 (ko) 낸드게이트를 이용한 타이머회로
KR950007461B1 (ko) 전원인가후 일정기간 펄스 발생회로
SU1437914A1 (ru) Дешифратор
JP3036917B2 (ja) 半導体集積回路
KR940002612Y1 (ko) 로우레벨 pwm 인버터회로
JP3135998B2 (ja) 負荷駆動装置
JPH0462497B2 (ko)
JPH0514148A (ja) 遅延回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee