KR950014086B1 - 반도체 메모리 소자의 데이타 출력장치 - Google Patents

반도체 메모리 소자의 데이타 출력장치 Download PDF

Info

Publication number
KR950014086B1
KR950014086B1 KR1019930023901A KR930023901A KR950014086B1 KR 950014086 B1 KR950014086 B1 KR 950014086B1 KR 1019930023901 A KR1019930023901 A KR 1019930023901A KR 930023901 A KR930023901 A KR 930023901A KR 950014086 B1 KR950014086 B1 KR 950014086B1
Authority
KR
South Korea
Prior art keywords
data output
data
enable signal
state
fuse
Prior art date
Application number
KR1019930023901A
Other languages
English (en)
Other versions
KR950015368A (ko
Inventor
오영남
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930023901A priority Critical patent/KR950014086B1/ko
Priority to JP6276270A priority patent/JPH07287995A/ja
Priority to DE4440169A priority patent/DE4440169A1/de
Priority to US08/339,189 priority patent/US5444666A/en
Publication of KR950015368A publication Critical patent/KR950015368A/ko
Application granted granted Critical
Publication of KR950014086B1 publication Critical patent/KR950014086B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

내용 없음.

Description

반도체 메모리 소자의 데이타 출력장치
제 1 도는 종래 반도체 메모리 소자의 데이타 출력장치의 블럭도.
제 2 도는 제 1 도의 데이타 출력 인에이블 신호생성기의 상세회로도.
제 3 도는 본 발명에 따른 반도체 메모리 소자의 데이타 출력 장치의 블럭도.
제 4 도는 제 3 도의 휴즈 프로그래머블 지연 제어기의 상세 회로도.
제 5 도는 제 3 도의 데이타 출력 인에이블 신호생성기의 상세회로도.
제 6 도는 본 발명의 실시예.
제 7 도는 제 6 도의 데이타 출력 인에이블 신호생성기의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
1, 5 및 9 : 데이타 출력 인에이블 신호생성기
2, 6 및 10 : 데이타 출력 버퍼 3 : 서입 및 독출 제어 신호생성기
4 : 휴즈 프로그래머블 지연 제어기 7 : 시간 지연회로
8 : 본드 패드
본 발명은 반도체 메모리 소자의 데이타 출력장치에 관한 것으로, 특히 휴즈 프로그래머블 지연 제어기(Fuse Programmable delay controller) 또는 본드 패드(Bond pad)로부터의 신호를 검출하고 그 검출된 신호에 따라 생성된 데이타 출력버퍼 인에이블 신호가 데이타 출력버퍼에 공급될 때 센스 증폭기로부터의 독출데이타가 데이타 출력 버퍼를 통해 출력되도록한 반도체 메모리 소자의 데이타 출력장치에 관한 것이다.
일반적으로, 반도체 메모리 소자는 메모리 셀, 센스증폭기 및 데이타 출력장치 등으로 구성되는데, 독출동작의 경우 메모리 셀에 저장된 데이타는 센스증폭기 및 데이타 출력장치를 통해 출력된다. 그런데 반도체 메모리 소자의 제조시 여러개의 메모리 셀 중에서 어느 하나 또는 그 이상의 메모리 셀이 고장날 경우를 대비하여 정규셀을 대신하여 동작할 수 있도록 리던던트 회로를 구성시키게 된다. 이러한 리던던트 회로를 사용할 경우 정규셀로부터의 데이타와 리던던트 회로에 의해 리패어된 데이타의 전송속도는 차이가 발생할 수 있다. 즉, 정규셀로부터의 데이타가 센스증폭기를 통해 데이타 출력버퍼에 도달하는 시간과 리패어된 데이타가 센스증폭기를 통해 데이타 출력버퍼에 도달하는 시간은 차이가 있게 된다. 그러면 종래의 데이타 출력장치를 제 1 도 및 제 2 도를 통해 설명하면 다음과 같다.
종래의 데이타 출력장치는 제 1 도에 도시된 바와같이 데이타 출력 인에이블 신호생성기(1)는 입력되는 제어신호 ew(early write), cs(column start), ay(y-address latch), cas(column address strobe delayed signal) 및 oexm(독출 사이클의 경우 "High" 상태, 서입사이클의 경우 "Low" 상태를 유지)의 입력에 따라 데이타 출력버퍼(2)를 인에이블 시키기 위한 제어신호 OE(Output Enable)를 생성하게 되고 데이타 출력버퍼(2)는 메모리 셀(도시안됨)로부터 독출된 데이타(rd)를 상기 제어신호 OE에 따라 dout 단자를 통해 출력하게 된다.
제 2 도는 제 1 도의 데이타 출력 인에이블 신호생성기의 상세회로도로서 동작을 설명하면 다음과 같다.
대기시 제어신호 ew는 "High" 상태로 서입 및 독출제어 신호생성기 (3)의 낸드 게이트 G3에 입력되고, 제어신호 cs 및 ay는 "High" 상태인데 상기 서입 및 독출제어 신호생성기 (3)의 반전 게이트 G1 및 G2에서 각기 반전되어 상기 낸드게이트 G3에 각기 "Low" 상태로 입력된다. 그러므로 상기 낸드게이트 G3의 출력은 "High" 상태가 되고, 이때 제어신호 cas가 "Low" 상태이면 상기 서입 및 독출제어 신호생성기(3)의 낸드게이트 G5의 출력은 무조건 "High" 상태가 되므로 상기 서입 및 독출제어 신호생성기(3)의 낸드게이트 G4의 출력은 "Low" 상태가 되어 노드 N1은 "High" 상태로 래치(latch)된다. 상기 노드 N1의 전위는 반전게이트 G6에서 반전되어 "Low" 상태로 낸드케이트 G7의 한 입력 단자에 입력되고, 낸드게이트 G7의 나머지 입력단자의 제어신호 oexm이 "Low" 상태를 유지하므로 낸드게이트 G7의 나머지 입력단자의 제어신호 oexm이 "Low" 상태를 유지하므로 낸드게이트 G7의 출력은 "High" 상태인데, 반전게이트 G8에서 반전되므로 데이타 출력 버퍼인에이블 신호 OE는 "Low" 상태가 되어 데이타 출력버퍼(2)는 off 상태를 유지한다.
독출 동작의 경우, 제어신호 ew는 "High" 상태, cs 및 ay는 "Low" 상태이므로 낸드케이트 G3의 출력은 "Low" 상태가 된다. 그러므로, 제어신호 cas가 "High" 상태를 유지하면 상기 낸드게이트 G4의 출력은 "High" 상태를 유지하므로 상기 서입 및 독출 제어신호생성기(3)의 노드 N1은 "Low" 상태로 래치(Latch)된다. 결국 반전게이트 G6의 출력전위는 "High" 상태가 되고, 제 1 도의 제어신호 oexm이 "High" 상태가 되면 낸드게이트 G7의 출력이 "Low" 상태가 되므로 반전게이트 G8의 출력은 "High" 상태가 되어 데이타 출력버퍼(2)는 메모리셀로부터 독출된 데이타(rd)를 dout 출력 단자를 통해 출력시킨다.
그런데 상기 메모리셀로부터 독출된 데이타는 정규셀로부터 독출된 데이타와 정규셀의 고장으로 리던던트회로에 의해 리패어된 데이타가 있을 수 있는데 이들 데이타가 데이타 출력버퍼(2)에 도달하는 시간은 서로 틀리게 된다. 그러나 데이타 출력 인에이블 신호생성기(1)에서 생성되어 데이타 출력버퍼(2)를 구동하기 위한 인에이블 신호(OE)는 독출 데이타의 전송속도에 관계없이 데이타 출력버퍼(2)에 공급되므로, 데이타 출력버퍼는 스피드 지연 또는 오동작을 하여 신뢰성 문제를 일으킬 수 있다.
본 출원인은 1993. 9. 22자 특허출원 제19244호를 통해 상기한 단점을 해소하기 위한 방안을 제시 하였다.
본 발명은 상기 특허출원 제19244호를 더욱 발전시킨 기술로, 즉 휴즈 프로그래머블 지연제어기(Fuse programable delay controller) 또는 본드 패드(Bond paddet)로부터의 논리 신호에 따라 데이타 출력버퍼 인에이블 신호가 생성되게 하고, 이 인에이블 신호가 데이타 출력버퍼에 공급될 때 정규셀로부터 독출된 데이타가 데이타 출력버퍼를 통해 출력되도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 메모리 소자의 데이타 출력장치에 있어서, 휴즈에 의한 접속상태에 따라 검출신호(det)를 생성하기 위한 휴즈 프로그래머블 지연 제어기(4)와, 상기 휴즈 프로그래머블 지연 제어기(4)로부터 접속되며 입력되는 제어신호(ew, cs, ay, cas 및 oexm) 및 상기 휴즈 프로그래머블 지연 제어기(4)에서 검출한 신호(det)에 따라 데이타 출력버퍼(6)에 인에이블 신호(OE)를 생성하기 위한 데이타 출력 인에이블 신호생성기(5)로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 3 도는 본 발명에 따른 반도체 메모리 소자의 데이타 출력장치의 블럭도로서, 휴즈(Fuse)의 접속상태에 따라 논리 신호가 출력되는 휴즈 프로그래머블 지연 제어기(4)는 데이타 출력 인에이블 신호생성기(5)에 접속되며, 데이타 인에이블 신호생성기(5)는 데이타 출력버퍼(6)에 접속구성 되는데 동작을 설명하면 다음과 같다.
상기 휴즈 프로그래머블 지연 제어기(4)는 휴즈의 접속상태에 따라 검출된 신호(det)를 상기 데이타 출력 인에이블 신호생성기(5)에 공급한다. 데이타 출력 인에이블 신호생성기(5)는 입력되는 제어신호(ew, cs, ay, cas 및 oexm)에 따라 데이타 출력버퍼 인에이블 신호(OE)를 생성하여 데이타 출력버퍼(6)에 공급하므로서 데이타 출력버퍼(6)는 메모리셀로부터 독출된 데이타(rd)를 dout 출력단자를 통해 출력 시키게 되는데, 상기 휴즈 프로그래머블 지연 제어기(4)에서 검출한 신호(det)는 상기 데이타 출력버퍼 인에이블 신호(OE)의 임계경로 시간을 조절하게 된다. 즉, 상기 데이타 출력버퍼(6)에 입력되는 독출 데이타(rd)가 리패어된 데이타이거나 정규셀의 경우라도 임계경로의 도달시간이 틀릴 경우가 발생할 수 있는데 이와 같이 독출데이타(rd)의 도달시간이 서로 틀릴 경우 상기 휴즈 프로그래머블 지연제어기 (4)로부터의 검출신호(det)가 상기 데이타 출력 인에이블 신호생성기(5)에 공급되고 상기 데이타 출력 인에이블 신호생성기(5)는 이 지연된 시간만큼 지연시킨 후 데이타 출력버퍼 인에이블 신호(OE)를 생성하게 된다.
제 4 도는 제 3 도의 휴즈 프로그래머블 지연제어기의 상세회로도로서, Vcc 단자 및 N2노드간에 휴즈가 접속되고, N2노드 및 Vss 단자간에 캐패시터(cap1)와 병렬 접속된 트랜지스터 Q1이 접속된다. 또한, 상기 N2노드로부터 반전게이트 G9 및 G10이 종속접속되고, 반전게이트 G9 및 G10의 접속점은 상기 트랜지스터 Q1의 게이트 단자에 접속되는데 상기 반전게이트 G10의 출력단자에서 검출신호(det)가 발생된다.
상기와 같이 구성된 휴즈 프로그래머블 지연제어기의 동작을 설명하면 다음과 같다.
휴즈가 Vcc에 접속되어 있을 경우 상기 N2노드의 전위는 로직하이가 되어 반전게이트 G9를 거쳐 반전되고 다시 반전게이트 G10에서 반전되어 det 신호는 로직하이로 출력되며 상기 휴즈가 단선되었을 경우 N2노드전위는 Vss 전위가 되어 반전게이트 G9 내지 G10을 통해 반전되므로 로직로우 상태로 출력된다.
제 5 도는 제 3 도의 데이타 출력 인에이블 신호생성기의 상세회로도로서 대기시에는 상기 제 2 도에서 설명한 바와같이 서입 및 독출 제어 신호생성기(3)의 N1 노드는 "High" 상태로 래치되므로 노아게이트 G15의 출력은 "Low" 상태가 되고, 낸드게이트 G16의 출력은 "High" 상태가 되며 반전게이트 G17에서 반전된 데이타 출력 버퍼 인에이블 신호(OE)는 "Low" 상태가 되어 데이타 출력버퍼(6)는 off 상태가 된다.
독출동작의 경우 상기 서입 및 독출 제어 신호생성기(3)의 N1 노드는 제 2 도에서 설명한 바와같이 "Low" 상태로 래치된다. 이때 전술한 휴즈 프로그래머블 지연제어기(4)에서 휴즈가 단선되어 det 신호가 로직로우로 출력되면 시간지연회로(7)의 노아게이트 G12의 한 입력단자에는 "Low" 상태의 신호가 입력되고 다른 단자에는 반전 게이트 G11을 경유한 "High" 상태의 신호가 입력되므로 시간지연회로(7)의 노아게이트 G12의 출력은 "Low" 상태를 유지하고 시간지연회로(7)의 반전게이트 G13 및 G14에서 반전되어 N3 신호는 "Low" 상태로 전이하여 노아게이트 G15의 출력은 "High"상태이고 제어신호 oexm은 독출동작의 경우 "High" 상태를 유지하므로 낸드게이트 G16의 출력은 "Low" 상태인데 반전게이트 G17에서 반전되므로 결국 데이타 출력버퍼 인에이블 신호(OE)는 "High" 상태가 되어 데이타 출력버퍼(6)는 동작상태로 진입된다.
한편, 독출동작시 정규셀로부터의 데이타를 출력할 경우에는 상기 시간지연회로(7)는 디스에이블 되어 N3 노드는 "Low" 상태가 되므로 시간지연회로(7)에 관계없이 데이타 출력버퍼 인에이블 신호(OE)를 생성할 수 있다.
제 6 도는 본 발명의 실시예로서, 반도체 칩이 장착되는 리드 프레임의 본드 패드(8)의 Vcc 또는 Vss 본딩영역을 데이타 출력 인에이블 신호생성기(9)에 접속시키고, 데이타 출력 인에이블 신호생성기(9)를 데이타 출력버퍼(10)에 연결한 구성인데, 상기 본드패드(8)에서의 로직하이 또는 로직로우 신호를 이용하는 것을 제외하고는 제 3 도의 동작과 동일하므로 이에 대한 동작 설명은 생략 하기로 한다.
제 7 도는 제 6 도의 상세 회로도인데, 이 또한 시간지연회로(7)의 노아게이트 G12의 한 입력 단자에 상기 본드패드(8)로부터의 로직신호(Bond)가 입력되는 것을 제외하고는 제 5 도와 동일하므로 상세한 동작 설명은 생략 하기로 한다.
상술한 바와같이 본 발명에 의하면 데이타 출력버퍼 인에이블 신호(OE)와 정규 메모리 셀로부터 독출한 데이타 또는 리패어된 독출데이타(rd)간의 래이싱(Racing)을 일치시켜 주므로서 반도체 메모리 소자의 데이타 출력 장치의 오동작을 방지하고 시간지연 문제를 해결할 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 반도체 메모리 소자의 데이타 출력장치에 있어서, 휴즈에 의한 접속상태에 따라 검출신호(det)를 생성하기 위한 휴즈 프로그래머블 지연 제어기(4)와, 상기 휴즈 프로그래머블 지연제어기(4)에서 검출한 신호(det)에 따라 데이타 출력버퍼(6)에 인에이블 신호(OE)를 생성하기 위한 데이타 출력 인에이블 신호생성기(5)로 구성되는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력장치.
  2. 반도체 메모리 소자의 데이타 출력장치에 있어서, Vcc 또는 Vss 본딩영역을 갖는 본드패드(Bondpad)(8)와, 상기 본드패드(8)로부터 접속되며 입력되는 제어신호 및 상기 본드패드(8)의 전위에 따라 데이타 출력버퍼(10)에 인에이블 신호(OE)를 생성하기 위한 데이타 출력 인에이블 생성기(9)로 구성되는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력장치.
KR1019930023901A 1993-11-11 1993-11-11 반도체 메모리 소자의 데이타 출력장치 KR950014086B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930023901A KR950014086B1 (ko) 1993-11-11 1993-11-11 반도체 메모리 소자의 데이타 출력장치
JP6276270A JPH07287995A (ja) 1993-11-11 1994-11-10 半導体メモリー素子のデータ出力装置
DE4440169A DE4440169A1 (de) 1993-11-11 1994-11-10 Datenausgabeeinrichtung für eine Halbleiter-Speichervorrichtung
US08/339,189 US5444666A (en) 1993-11-11 1994-11-10 Data output equipment for a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023901A KR950014086B1 (ko) 1993-11-11 1993-11-11 반도체 메모리 소자의 데이타 출력장치

Publications (2)

Publication Number Publication Date
KR950015368A KR950015368A (ko) 1995-06-16
KR950014086B1 true KR950014086B1 (ko) 1995-11-21

Family

ID=19367802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023901A KR950014086B1 (ko) 1993-11-11 1993-11-11 반도체 메모리 소자의 데이타 출력장치

Country Status (4)

Country Link
US (1) US5444666A (ko)
JP (1) JPH07287995A (ko)
KR (1) KR950014086B1 (ko)
DE (1) DE4440169A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180435A (ja) * 1995-12-28 1997-07-11 Mitsubishi Electric Corp 半導体記憶装置
EP0831492B1 (en) * 1996-09-19 2003-03-19 STMicroelectronics S.r.l. Control circuit of an output buffer, particularly for a non-volatile memory device
KR100246318B1 (ko) * 1996-12-16 2000-03-15 김영환 노이즈 특성을 개선한 반도체 메모리 소자
US6009041A (en) * 1998-02-26 1999-12-28 Sgs-Thomson Microelectronics S.R.L. Method and circuit for trimming the internal timing conditions of a semiconductor memory device
US6438043B2 (en) * 1998-09-02 2002-08-20 Micron Technology, Inc. Adjustable I/O timing from externally applied voltage
DE10126312B4 (de) * 2001-05-30 2015-10-22 Infineon Technologies Ag Halbleiterspeicher mit einem Signalpfad
CN1951010A (zh) * 2003-10-10 2007-04-18 爱特梅尔股份有限公司 可选择延迟的脉冲发生器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042950A (en) * 1976-03-01 1977-08-16 Advanced Micro Devices, Inc. Platinum silicide fuse links for integrated circuit devices
US4959816A (en) * 1987-12-28 1990-09-25 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
JPH02177098A (ja) * 1988-12-27 1990-07-10 Nec Corp 半導体メモリ装置

Also Published As

Publication number Publication date
US5444666A (en) 1995-08-22
DE4440169A1 (de) 1995-05-18
JPH07287995A (ja) 1995-10-31
KR950015368A (ko) 1995-06-16

Similar Documents

Publication Publication Date Title
JP3117893B2 (ja) 書込待ち時間制御機能を有する同期式メモリ装置
KR20220027294A (ko) 메모리 디바이스 래치 회로부
KR940009079B1 (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체장치
JPH0312095A (ja) 半導体メモリ装置
KR950014086B1 (ko) 반도체 메모리 소자의 데이타 출력장치
KR950010566B1 (ko) 초기화 셋팅회로와 이것을 이용한 반도체 메모리 장치
JPH09320261A (ja) 半導体記憶装置および制御信号発生回路
US5889727A (en) Circuit for reducing the transmission delay of the redundancy evaluation for synchronous DRAM
JP3728356B2 (ja) 半導体装置
KR100225816B1 (ko) 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
US5625604A (en) Address transition detection circuit for a memory device having signal delay circuitry
EP0404013A2 (en) Semiconductor memory device with an improved write control circuit
US7139847B2 (en) Semiconductor memory device having externally controllable data input and output mode
US5305265A (en) Semiconductor memory device having column selection circuit activated subsequently to sense amplifier after first or second period of time
KR100481184B1 (ko) 반도체 메모리 집적회로
US5710736A (en) Semiconductor storage device
WO1998005036A1 (fr) Dispositif a semi-conducteur
JP3530402B2 (ja) 半導体集積回路装置
JP2000195275A (ja) 半導体メモリ装置
KR100279293B1 (ko) 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치
JP2534697B2 (ja) 半導体記憶装置
US6678193B2 (en) Apparatus and method for tracking between data and echo clock
KR950014085B1 (ko) 반도체 메모리 소자의 데이타 출력 장치
JPH0752598B2 (ja) 半導体記憶装置
US6269044B1 (en) Semiconductor memory device employing an abnormal current consumption detection scheme

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee