KR950012328B1 - 패킷 조절 방법 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

패킷 조절 방법

[도면의 간단한 설명]

제1도는 본 발명에 따른 일례의 패킷 스위칭 시스템의 블록 다이어그램이다.

제2도는 제1도에 도시된 패킷 스위치의 블록 다이어그램이다.

제3도는 패킷 환경(environment)에서 1회 슬롯(one time slot)의 정보의 포맷을 도시한 것이다.

제4도는 제3도에 도시된 패킷 헤더에 포함된 정보를 도시한 것이다.

제5도는 본 발명에 따른 패킷 번지 지정 방법 및 구성을 나타내는 다이어그램이다.

제6도는 제5도에 도시된 가상 회로 레지스터에 대한 내용물(contents) 및 포맷을 도시한 것이다.

제7도는 제5도에 도시된 대기 행렬(queue) 제어 블록의 내용물 및 포맷을 도시한 것이다.

제8도는 제5도에 도시된 패킷 기술이(descriptor)의 내용물 및 포맷을 도시한 것이다.

제9도는 제5도에서 도시된 버퍼 기술어의 내용물 및 포맷을 도시한 것이다.

[발명의 상세한 설명]

[발명의 배경]

본 발명은 일반적으로 데이터가 패킷으로 전송되는 정보 시스템에 관한 것으로, 특히 패킷을 저장하고 참조(reference)하기 위한 방법에 관한 것이다.

패킷 데이터 네트워크는 정보를 패킷으로 통합하여 발신기(originator)로부터 지정된 수신측으로 정보를 전송한다. 각 패킷은 프리앰블(preamble, 제어 데이터) 및 정보(메세지 데이터)를 포함한다. 통상적으로 프리앰블은 패킷 네트웨크 제어 데이터, 동기 정보 및 수신측 행선지(destination) 정보를 포함한다. 정보부분은 전 발신기 메시지의 부분을 포함한다.

발신측(addressor)에 의해 발신된 패킷은 통상적으로 수신측(addressee)에 의해 직접 수신되지 않는다. 패킷은 최종 수신측 행선지에 도달하기 전에 여러 중간 스테이션(station)에 의해 릴레이된다. 패킷 네트워크의 전송 속도가 증가함에 따라, 릴레이 스테이션(station)이 효율적으로 패킷을 조절하고 처리할 수 있는 것이 대단히 중요해진다.

패킷을 조절하기 위한 직접적인 방법에서, 수신된 패킷은 메모리 위치내에 저장된다. 다른 패킷 네트워크 제어 정보뿐만 아니라 프리앰블에 포함된 패킷의 행선지(destination)도 검사(check)된다. 제어 정보 및 패킷 데이터 정보에 대한 정확한 수신 또는 확인(Validation)도 검사된다. 어떠한 에러도 검출되지 않을 경우, 수신된 패킷에 대응하는 새로운 패킷이 생성되어, 전송을 위한 다른 메모리 위치내에 저장된다. 적당한 시간에, 재구성된 패킷이 릴레이 스테이션에 의해 최정 행선지쪽으로 재전송된다.

패킷은 Ethernet 국부 지역 네트워크내에서는 서로 다른 방식으로 조절된다. 일련의 근접 고정된 길이 바이트 버퍼(a series of contiguous fixed length byte buffers)로 구성된 버퍼링(buffer ring) 구조는 수신된 패킷의 저장을 위해 이용된다. 저장된 패킷의 개시 및 종료 위치는 페이지 개시 및 페이지 정지 레지스터내에 위치한 수신측에 의해 식별된다. 링의 연속적인 버퍼들은 패킷을 저장하는데 이용된다. 다수의 패킷은 연속적으로 링 구조내에 저장되어질 수 있다. 패킷은 보통 FIFO 순서(order)로 수신 버퍼링에서 제거되고, 상기 링에서 분리된 메모리내에 재전송을 위해 재구성된다.

[발명의 목적]

본 발명의 목적은 패킷의 재전송에 앞서 부가 메모리 위치로의 중간 데이터 전송을 최소로 하는 패킷을 구성하고 조절하기 위한 개선된 방법을 제공하는데 있다. 본 발명은 한계층(hierarchy)의 번지 지정 능력에 의해 패킷이 분리된 메모리 위치에 저장된 정보로부터 전송을 위해 어셈블되게 한다. 이런 번지 지정(addressing)은 다수의 메모리 위치내의 데이터 복제없이 패킷을 정의(defining)하거나 재정의하는데 상당한 수준의 융통성(flexibiliy)을 제공한다.

[발명의 상세한 설명]

제1도는 패킷 네트워크를 통해 정보를 발신하고 수신하며, 그리고 릴레이시킬 수 있는 패킷 스위칭 시스템을 도시한다. 중앙 프로세서(10)는 국부 통신 버스(12)에 의해 프로세서 메모리(14), 인간(buman) 인터페이스 장치(16), 문자 데이터 인터페이스(18) 및 패킷 스위치(20)에 접속되어 있다. 프로세서는 또한 버스(12)에 의해 다른 형태의 인터페이스에도 결합될 수 있다. 인간 인터페이스(16)는 사용자를 위한 정보를 입출력하기 위해 중앙 프로세서(10)내에 포함된 특정 프로세서에 적합하게 이용 가능한 주변 인터페이스 디바이스를 포함할 수 있다. 출력 정보는 빛, 시각 표시 및 청각 경보로 이룰 수 있다. 인간 인터페이스로의 입력부는 사용자 작동 가능한 스위치, 푸시 버턴, 전위차계 제어부 및 다른 변환기로 구성될 수 있다.

문자 데이터 인터페이스(18)는 버스에 의해 데이터 입출력을 허용하는 RS232 디바이스에 특정 마이크로 프로세서를 인터페이스할 이용 가능 집적 회로 번역기로 구성될 수 있다. 부가 인터페이스는 다른 형태의 데이터 통신뿐만 아니라 Ethernet, 토큰(token) 링, 포맷 및 IBM3270 포맷과 같은 다른 프로토콜(protocol)로 제공된 데이터를 해독하기 위해 이용될 수 있다.

패킷 스위치(20)는 프로세서 버스(12) 및 패킷 버스(22)에 접속된다. 인터페이스(24)는 버스(22)에 결합되고, 입출력 인터페이스를 특정 통신 디바이스 또는 네트워크로 제공하기 위해 이용된다. 서로 다른 네트워크 또는 디바이스를 패킷 버스에 연결하는데에 적합한 복수개의 인터페이스가 이용될 수 있다. 예를들어, 인터페이스는 패킷 버스(22)로 다른 디바이스 및 네트워크뿐만 아니라 전화기, T1 회로 및 ISDN 회로를 결합하는데 이용된다. 패킷 스위치(20)의 목적은 패킷 버스(22)상의 인터페이스중에서 패킷화된 데이터를 수신하고 전송하는 것이다. 패킷 스위치(20)는 프로세서 버스(12)에 결합된 인터페이스에 의해 프로세서(10)와 다른 네트워크 및 디바이스와 프로세서 버스(12)를 통해 통신한다. 패킷 스위치는 마치 교통 경찰관 같은 기능을 수행한다.

제2도는 양방향 버스로 접속된 소자를 포함하는 일례의 패킷 스위치(20)의 블록 다이어그램을 나타낸다. 프로세서 인터페이스(26)는 프로세서 버스(12)를 메모리 인터페이스(28)와 결합시킨다. 메모리 인터페이스는 제어 메모리(32)와 데이터 메모리 (34)로 분할된 랜덤 액세스 메모리(30)에 결합된다. 패킷 버스(22)는 패킷 버스 인터페이스(36), 입력 제어 기능(38) 및 출력 제어 기능(40)에 의해 메모리 인터페이스(28)에 결합된다.

제2도에 도시된 패킷 스위치는 패킷 스위치의 일반적인 구성과 기능을 나타내며, 본 발명에 따른 방법을 이해하는데 이용하고자 한다. 다양한 형태의 패킷 스위치가 종래에도 공지되어 있어, 본 발명이 특정 패킷 스위치에 국한되지 않으므로 패킷 스위치의 특정한 동작 수행 및 상세한 내부 기능이 설명되지 않는다. 일반적으로, 패킷 스위치의 기능은 스테이트 머신 수행(a state machine implementation)에 의해 하드웨어로 성취되기도 하고, 우선 소프트웨어 수행에 의해 성취될 수 있다.

제3도는 패킷 버스상에 1회 슬롯 동안 전송된 정보의 형식 포맷을 나타낸다. 포맷은 국부 버스 제어 정보, 패킷 프리앰블 정보, 패킷 헤더 및 패킷 정보(메세지 데이터)의 전송을 나타낸다. 버스 제어 정보는 패킷 버스에 연결된 한나의 인터페이스의 번지를 이룬다. 패킷 프리앰블은 동기 목적으로 제공된다. 패킷 헤더는 이하 더욱 상세히 설명된다. 패킷 정보는 사용자간에 교신되는 정보를 나타낸다.

제4도는 본 발명에 따라 제3도에 도시된 패킷 헤더내에 포함된 정보를 나타낸다. 헤더는 가상(virtual)회로 식별, 패킷 길이 정보, 중간 행선지(intermediate destination) 정보 및 확인 정보(validation information)를 포함한다. 가상 회로 식별은 패킷 스위치(20)내에 포함된 가상 회로 레지스터를 지정하는 정보를 포함한다. 이런 요소에 대한 더 많은 정보는 그다음 도면에 제공된다. 패킷 길이는 패킷 정보의 길이에 관계되는 정보를 제공한다. 행선지(destination) 정보는 중간 행선지 번지 정보를 포함한다. 확인 정보는 CRC 데이터 정확도 계산에 관계되는 데이터를 포함한다.

제5도는 본 발명에 따른 일례의(exemplary)의 패킷 조절 및 구성 방법을 나타낸다. 본 발명의 실시예에서, 제3도의 동일한 패킷 정보가 버퍼(52A-52C) 및 버퍼(54A-54C)내에 저장된다. 이들 버퍼는 데이터 메모리(34)의 부분을 구성한다. 제어 메모리(32)는 제5도에 도시된 다른 요소들과 관계 있는 명령어를 저장하기 위해 제공된다. 이들 요소는 계층적 접근법(a hierarchical approch)에 따라 패킷을 구성 및 재구성하는 방법을 이용한다.

가상 회로 레지스터(42)는 대기 행렬(queue) 제어 블록(44)을 지정한다. 각 대기 행렬 제어 블록(44)은 기록(write) 패킷 기술어(descriptor) 또는 판독(read) 패킷 기술어를 지정할 수 있다. 도시된 바와같이, 대기 행렬 제어 블록(44)은 패킷 기술어(46A)를 지정한다.

각 패킷 기술어는 기록 버퍼 기술어 및 판독 버퍼 기술어를 지정할 수 있으며, 아울러 다른 패킷 기술어도 지정할 수 있다. 도시된 바와같이, 패킷 기술어(46A)는 버퍼 기술어(48A) 및 패킷 기술어(46N)를 지정한다.

각 버퍼 기술어는 하나와 버퍼와 다음 기록 버퍼 기술어 및 다음 판독 버퍼 기술어를 지정한다. 실시예에서, 버퍼 기술어(48A-48C)는 버퍼 (52A-52C)를 각각 지정한다. 또한, 버퍼 기술어(48A)는 차례대로 버퍼 기술어(48C)를 지정하는 버퍼 기술어(48B)를 지정하여, 일련의 연속적인 체인 또는 링크(link)를 형성한다. 버퍼 기술어(50A-50C)도 마찬가지로 다른 버퍼 기술어 및 버퍼(54A-54C)로 구성된다.

이들 요소의 기능을 더욱 상세히 설명하기 전에, 이런 구성의 잇점에 대한 설명이 각 요소의 구성 및 기능을 이해하는데 도움을 준다고 생각한다. 본 발명의 중요한 점을 마이크로프로세서에 의해 필수 데이터의 복제 요구 없이 패킷을 정의하고 재정의 하는 데에 개선된 수준의 융통성을 제공하는 것이다. 이런 점은 번지 지정 능력의 계통을 제공함으로써 성취되어, 수신된 패킷은 분리된 메모리 위치내에 분리·저장된다. 전송될 패킷은 분리된 메모리 위치를 순차적으로 번지 지정함으로써 어셈블된다.

제6도는 초패킷 레벨 번지를 이루는 가상 회로 레지스터(42)의 내물용(contents)의 일례의 실시예를 나타낸다. 도시된 바와같이, 대기 행렬 제어 블록 번지(56), 극대 패킷 크기 정보(58), 가상 회로 형태 식별기(60), 중앙 프로세서(CP) 전송 인터럽터 데이터(62), CP 수신 인터럽터 데이터(64) 및 다양한 제어 데이터(62)가 포함된다. 번지(56)는 대기 행렬 제어 블록(44)을 지정하는데 이용된다. 극대 패킷 크기 부분은 주어진 가상 회로 레지스터에 수신될 수 있는 가장 큰 패킷을 식별한다. 이것은 패킷이 메모리에 과다 기록되는 것을 막는 보호 수단으로 이용될 수 있다. 가상 회로 형태 데이터는 어떤 특정 가상 회로 레지스터가 입출력 회로로 적당한지를 나타낸다. CP 전송·수신 인터럽터 부분은 CP 인터럽터가 발생되는지의 여부와 그 우선 순위를 결정한다. 다양한 제어 데이터 부분은 본 발명의 방법을 수행하기 위해 이용되는 부가 제어 정보를 수용하는데 이용될 수 있다.

제7도는 초-패킷-레벨-번지를 이루는 대기 행렬 제어 블록과 관계되는 부분을 나타낸다. 대기 행렬 제어 블록은 기록 및 판독 패킷 기술어 번지(68,70)로 각각 이루어진다. 기록 패킷 기술어 번지는 수신된 패킷을 기록하는데 사용되는 패킷 기술어를 지정한다. 판독 패킷 기술어 번지는 전소되는 패킷을 판독하는데 사용되는 패킷 기술어를 지정한다. 이런 번지들은 패킷이 수신되고 전송될 때마다 갱신된다.

제8도는 패킷 레벨 번지를 이루는 패킷 기술어(46)와 관계되는 부분을 나타낸다. 각 패킷은 판독 및 기록 버퍼 기술어를 지정하는 하나의 지정된 패킷 기술어를 갖는다. 기록 버퍼 기술어 번지(72)는 패킷 수신용으로 사용되는 제1버퍼 기술어를 지정한다. 판독 버퍼 기술어 번지(74)는 패킷 전송용으로 사용되는 제1버퍼 기술어를 지정한다. 다음 패킷 기술어 번지(76)는 제5도의 링(77)에 있는 옴 패킷 기술어를 지정한다. 도시된 실시예에서, 링의 패킷 기술어(46A-46N)는 각각 다음 단을 지정하며 마지막 패킷 기술어(46N)는 제1 또는 개시 패킷 기술어(46A)를 지정한다. 패킷 기술어는 메모리에서 인접한 다음 패킷 기술어만을 지정하는 것이 아니라 어떠한 패킷 기술어도 지정할 수 있다는 사실에 유의해야 한다. 더우기, 링은 다음 패킷 기술어 번지가 자기 자신의 번지를 지정하는 단일 패킷 기술어를 이룰 수도 있다. 프레임 번호 부분(78)은 패킷이 수신되는 프레임을 지정한다. 프레임 위치 부분(80)은 패킷 프리앰블의 시작 프레임 위치를 지정한다. 다양한 제어 데이터 부분(82)은 특별한 수행을 수용하는 패킷 기술어 레벨과 관계 있는 원하는 데이터를 저장하는데 이용될 수 있다.

제9도는 서브-패킷-레벨 번지를 이루는 버퍼 기술어의 부분을 나타낸다. 버퍼 번지 부분(84)은 버퍼 기술어에 의해 지정된 버퍼의 첫 바이트 번지를 포함한다. 도시된 예에서, 버퍼 기술어(48A)는 버퍼(52A)에 포함된 첫 번째 바이트를 지정하는 버퍼 번지를 포함한다. 다름 기록 버퍼 기술에 번지부분(86)은 패킷 기록용으로 사용될 다음 버퍼 기술어를 지정하는데 사용된다. 비슷하게, 다음 판독 버퍼 기술어 번지부분(88)은 패킷 판독용으로 사용될 다음 버퍼 기술어를 지정하는데 사용된다. 데이터량 부분(90)은 사용된 버퍼의 양을 나타낸다. 버퍼 크기 부분(92)은 버퍼의 절대적 크기를 나타낸다. 다양한 제어 데이터(94)은 특별한 수행을 위한 버퍼 기술이 레벨과 관계 있는 유용한 데이터를 포함한다. 예를들어, 다양한 데이터부분(94)은 패킷의 종료를 나타내는 플래그(flag)를 포함한다.

중앙 프로세서는 가상 회로 레지스터, 대기 행렬 제어블럭, 패킷 기술어, 버퍼 기술어 및 버퍼를 제어하는 임무를 띄고 있다. 중앙 프로세서가 패킷의 수신, 저장 및 재전송을 위한 구성 계통과 관계 있는 부분과 메모리를 제어할 수 있는 많은 방법들이 있다는 사실은 숙련된 기술자에게는 자명한 사실이다. 예를들어, 대기 행렬 제어 블록은 고정된 (set)의 버퍼 기술어를 교대로 지정하는 고정된 의 패킷 기술어를 지정하기 위해 사용될 수 있다. 대기 행렬에서 패킷을 첨가하거나 삭제하기 위해서는, 패킷이 수신되는 경우 기록 버퍼 기술이 번지(72)가 변화되고, 패킷이 전송되는 경우 판독 버퍼 기술이 번지(74)가 변화된다.

다른 방법에서, 각 패킷은 헌식적인(dediated) 패킷 기술어를 교대로 갖는 헌신적인 한 의 버퍼 기술어를 가질 수 있다 대기 행렬에서 패킷을 첨가하거나 삭제하기 위해, 패킷 기술어는 원하는 순서대로 패킷 기술어를 지정하는 다음 패킷 기술어 번지(76)를 변화시킴으로써 패킷 기술어 링으로부터 첨가되거나 삭제될 수 있다. 이러한 방법은 설계자가 본 방법에 따라 패킷 전송을 하는데 상당한 수준의 융통성을 나타낸다.

본 발명 방법의 몇 가지 장점은 다음처럼 서술된다.

가상 회로 레지스터가 단지 하나의 대기 행렬 블록을 지정해야 하는 경우, 다수개의 가상 회로 레지스터는 똑같은 대기 행렬 제어 블록을 지정할 수 있다. 이런 일은 일치하거나 또는 필수의 유사성을 포함하는 다수개의 패킷이 마주치는 곳에서는 바람직하다. 패킷 간의 차이는 다른 버퍼내에 저장될 수 있고, 패킷의 공통 내용물은 공통 셀버퍼내에서 저장될 수 있다. CP는 약간 다른 패킷을 위해 버퍼의 적절한 순서를 지정함에 따라 다음 판독 버퍼 기술어 번지(88)를 변화시킬 수 있다.

대기 행렬 제어 블록내의 판독 및 기록 번지는 똑같은 가상 회로 레지스터가 패킷을 수신하고 전송할 수 있도록 한다. 이것은 요구되는 가상 회로 레지스터의 수를 유지하고, 송수신 사이클 사이에 반복 데이터 전송을 최소화한다.

각 패킷 기술어는 어떤 특정한 패킷을 정의한다. 패킷 기술어의 중요한 점은 각각 다수개의 패킷을 지정하는 패킷 기술어의 원형 링을 형성하기 위해 번지(76)를 통해 다음 패킷 기술어를 지정하는 능력이다. 링 크기 즉, 연속적으로 식별될 수 있는 패킷의 수는 제어 메모리(32) 및 데이터 메모리(34)에서 이용하는 최종 메모리 용량에 의해 제한된다. 패킷 기술어 레벨 이하의 모든 것이 단지 하나의 패킷에만 관계되기 때문에 CP는 패킷을 재전송할 수 있도록 하기 위해 여분의 데이터를 이동시킬 필요가 없다. 이것은 수신된 패킷의 전부가 아니라 다수개가 재전송되어야 하는 패킷 리피터에 이용될 때 특히 상당한 장점을 제공한다.

버퍼 기술에는 다수개의 고정 크기 버퍼가 경제적으로 이용되도록 한다. 다수개의 버퍼가 버퍼 기술어에 의해 연결될 수 있으므로, 이것은 관련된 버퍼 기술어를 번지 지정하고 다음(기록 또는 판독) 버퍼 기술어 번지를 요구대로 변화시키는 것이 요구될때에 공통 정보 또는 반복 정보 또는 제어 데이터를 선택된 버퍼내에 저장하고 통합하는 것을 허용한다. 예를들어, 일반적으로 사용되어 동기 데이터를 이루는 패킷 프리앰블은 하나의 버퍼내에 저장될 수 있고, 그 버퍼는 여러 버퍼 기술자에 의해 번지 지정될 수 있어 공통 데이터에 다수의 액세스를 제공한다. 이것 또한 어떤 정보를 영구적으로 저장하는 장점과 나중에 발생된 패킷내에서 적절한 순서로 버퍼로부터 그것을 직접 판독함으로써 그 정보를 재 사용할 수 있게 하는 장점을 제공한다.

본 발명의 실시예가 첨부된 도면과 함께 기술되었지만, 발명의 범주는 다음의 청구범위에서 한정된다.

Claims (10)

1. 제어 데이터 및 메시지 데이터를 갖는 패킷을 이용하여 데이터를 통신하는 정보 시스템내의 패킷 통신 방법에 있어서, 제1메모리내에 상기 메시지 데이터를 저장하고, 적어도 제2메모리내에 상기 제어 데이터를 저장하는 단계와, 각 패킷을 정의하도록 계통적인 번지 지정 프로토콜을 이용하는 단계로 이루어지는데, 상기 프로토콜은 각 패킷을 위한 번지 지정의 패킷 레벨 블록을 포함하여, 적어도 수신된 패킷을 위한 상기 메시지 데이터가 상기 제1메모리의 선택된 메모리 위치에서 저장되고, 상기 제1메모리의 상기 선택된 메모리 위치에서 저장된 메시지 데이터만을 이용하여 전송되는 것을 특징으로 하는 패킷 통신 방법.
2. 제1항에 있어서, 상기 프로토콜은 대응하는 일련이 패킷에 각각 포인트하는 일련의 패킷 번지를 형성하기 위해 특정한 상기 패킷 레벨 블록 번지를 링크하는 것을 특징으로 하는 패킷 통신 방법.
3. 제1항에 있어서, 최종 상기 특정 패킷 레벨 출력 번지는 링을 형성키 위해 제1의 상기 특정 패킷 레벨 블록 번지에 링크되는 것을 특징으로 하는 패킷 통신 방법.
4. 제1항에 있어서, 상기 패킷 레벨 블록 번지 지정은 패킷 수신 동안 제1선택 가능 번지를 선택하고, 패킷 전송 동안 제2선택 가능 번지를 선택하는 것을 특징으로 하는 패킷 통신 방법.
5. 제1항에 있어서, 상기 프로토콜은 적어도 각 패킷의 상기 메시지 데이터의 일부분을 선택하기 위해 서브-패킷-레벨 블록 번지를 이용하는 것을 특징으로 하는 패킷 통신 방법.
6. 제5항에 있어서, 상기 서브-패킷-레벨 번지 지정은 패킷 수신 동안 제1의 선택 가능 서브-패킷-레벨 번지를 선택하고, 패킷 전송 동안 제2의 선택 가능 번지를 선택하는 것을 특징으로 하는 패킷 통신 방법.
7. 제1항에 있어서, 패킷 레벨 블록의 번지를 번지 지정하는 수퍼-패킷-레벨 블록 번지를 이용하는 것을 특징으로 하는 패킷 통신 방법.
8. 제7항에 있어서, 상기 수퍼-패킷-레벨 블록 번지 지정은 패킷 수신 동안 제1의 선택 가능 수퍼-패킷-레벨 번지를 선택하고, 패킷 전송 동안 제2의 선택 가능 수퍼-패킷-레벨 번지를 선택하는 것을 특징으로 하는 패킷 통신 방법.
9. 제2항에 있어서, 상기 수신 패킷 시퀸스와 다른 전송 패킷 시퀸스가 패킷 메시지 데이터의 복제 없이 정의되도록 하기 위해 일련의 패킷 전송에 앞서 상기 특정 패킷 레벨 블록 번지의 링킹을 변화시키는 것을 특징으로 하는 패킷 통신 방법.
10. 제5항에 있어서, 상기 데이터 메모리의 미리 설정된 위치에 빈번히 사용되는 데이터 메시지의 미리 설정된 부분을 저장하는데, 상기 서브-패킷-레벨 블록 번지는 상기 설정된 위치의 각각을 번지 지정하여, 반복적인 패킷 정보가 상기 데이터의 중복(replication)을 요구하지 않고 이용될 수 있도록 한 것을 특징으로 하는 패킷 통신 방법.