CS602090A3 - Method of packet communication in information system - Google Patents

Method of packet communication in information system Download PDF

Info

Publication number
CS602090A3
CS602090A3 CS906020A CS602090A CS602090A3 CS 602090 A3 CS602090 A3 CS 602090A3 CS 906020 A CS906020 A CS 906020A CS 602090 A CS602090 A CS 602090A CS 602090 A3 CS602090 A3 CS 602090A3
Authority
CS
Czechoslovakia
Prior art keywords
packet
address
level
data
block
Prior art date
Application number
CS906020A
Other languages
English (en)
Inventor
Thomas A Freeburg
John M Kaczmarczyk
Dale R Buchnolz
Richard E White
Hungkun J Chang
Michael P Nolan
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CS602090A3 publication Critical patent/CS602090A3/cs

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5685Addressing issues

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

FV CC2C-W£ -1-
Vynález se týká informačních systémů, ve kterých se datapřenášejí v paketech a zvláště pak je zameten na způsob zapamato- Síte s oaty v paketech přenášejí informaci od původcek označenému adresátovi zanesením informace do paketů. Každýpaket obsahuje úvod (řídící data) a informaci (zprávu), úvodtyricky obsahuje sítová řídící data, synchronizační informacia informaci určení adresáta. Informační část obsahuje část cel-kové zprávy původce.
Paket vydaný původcem typicky není přímo přijat adresátem.Paket může být přenášen několika mezistanicemi před dosaženímurčeného adresáta. Tak jak vzrůstají vysílací rychlosti paketovýchsítí vzrůstá význam požadavku na mezistanice, aby byly schopnéúčinně zacházet s pakety a zpracovávat je.
Ve přímém způsobu zacházení s pakety jsou přijímané paketyzapamatovány v určitém místě paměti. Určení paketu obsaženév úvodu je ověřeho stejně jako jiná sítové řídící informace.Správný příjem nebo vyhodnocení řídící informace i datové infor-mace se ověřuje. Za předpokladu, že nejsou zjištěny žádné chyby,vytvoří se nový paket odpovídající přijatému paketu a zapamatuje se λ7 jiném místě paměti pro vysílání. Ve vhodném čase se znovu-wtvořený paket odešle mezistanicí k místu jeho konečného určení. S pakety se zachází rozličným způsoben v chstní oblastisítě typu Ithernet. iro zapamatování přijatých paketů se užívápudrová kruhová struktura sestávající ze řady pufrů pevné délky.Začátek a konec zapamatovaného paketu se identifikuje adresamiuloženými v ragistru startu strany a registru stopu strany,h zapamatování paketu jsou použity po sobě následující pufrykruhu. Vnožství paketů může být postupně zapamatováno v kruho-vé struktuře, rakety se normálvě vybírají z přijímacího pudrukruhu v pořádku FIFC a jsou obnoveny pro znovuodeslání v pamětioddělené od tohoto kruhu. úkolem předloženého vynálezu je vytvoří zlepšený způsoborganizace a zacházení s pakety, který by minimalizoval mezi-přenos dat do míst přídavné paměti před odesláním paketu.Předložený vynález umožňuje sestavení paketů pro vysílámz informace zapamatované v oddělených místech paměti vytvořením v hierarchie ačresovatelnosti. Toto adresování zajistuje velkouúroveň pružnosti při definování nebo předefinování paketu bezzdvojení dat ve více místech paměti.
Vynález je znázorněn na výkrese, kde obr.l je blokové sché-ma příkladu systému přepínání paketu podle předloženého vynálezu,obr.2 je blokové schéma paketového přepínače z obr.l, obr.3 zná-zorňuje formát informace v jednom časovém výseku v prostředípaketu, obr.4 znázorňuje informaci obsaženou v záhlaví paketu -3- podle obr.3, obr.5 je znázorňující způsob adresování pa- ketu a organizaci podle předloženého vynálezu, obr.b znázorňujeobsah a formát registru virtuálního okruhu podle obr.5, obr.7znázorňuje obsah a formát pořadového řídícího bloku podlé obr.5,obr.S znázorňuje obsah ai formát popisu paketu podle obr.3 a obr.Sznázorňuje obsah a formát popisu pufru podle obr.5. «
Obr.l znázorňuje paketový přepínací systém schopný provádětvydání, příjem a převádění informace v paketové síti. Ústředníprocesor 10 je místní komunikační sběrnicí 12 spojen s proceso-rovou pamětí 14, osobním stykovým zařízením 16, rozhraním 18 v Z v znakových dat a s paketovým přepínačem 20. bstrecní procesor 10může být místní komunikační sběrnicí 12 spojen i s jinými roz-hraními. Osobní stykové zařízení 16 může obsahovat dostupná za-řízení rozhraní pariferií vhodná pro určitý mikroprocesor obsa-žený v ústředním mikroprocesoru 10, pro vstup a výstup informacípro uživatele. Výstupní informace může sestávat ze světel, vizu-álních displeji a sluchových signálů. Vstupy osobního stykovéhozařízení 16 mohou být ovladatelné spínače, tlačítka, řídící po-tenciometry a jiné převodníky.
Rozhraní 18 znakových dat může sestávat z dostupných integ-rovaných obvodů jako translátorů pro přizpůsobení zvláštníhomikroprocesoru jeho sběrnicí k nějakému přístroji RS232 proumožnění vstupu a výstupu dat. Rovněž mohou být použita dalšírozhraní pro interpretaci dat přiváděných jinými protokoly, jakoEthernet, mát token-okruhu a formát ΪΕΚ327Ο, jakož i jinéformy přenosu dat. -4-
Paketový přepínač 20 je spojen s místní komunikační sběrnicí12 a s raketovou sběrnicí 22. Sozhraní 24 je spojeno s paketovousběrnicí 22 a je využito k zajištění vstupu a výstupu pro zvlášt-ní komunikační přístroj nebo sít. kůže být využito množství roz-hraní vhodných pro spojení různých sítí nebo přístrojů s paketo-vou sběrnicí 22. Tak například mohou být použita rozhrání pro spo-jení paketové sběrnice 22 s telefonem, okruhem TI, okruhem T8LKi s giriými přístroji a sítěmi, účelem paketového přepínače 20 jepřijímat a vysílat data ve formě paketu mezi rozhraními na pake-tové sběrnici 22. On také komunikuje procesorovou sběrnicí 12s ústředním procesorem 10 a jinými sítěmi a příst ιό ji prostřed-nictvím rozhraní spojených s procesorovou sběrnicí 12. raketovýpřepínač 20 působí jako dopravní strážník.
Obr.2 znázorňuje blokové schéma příkladného vytvoření pake-tového přepínače 20, který zahrnuje prvky spojené dvousměrnýmisběrnicemi. Procesorové rozhraní 26 spojuje procesorovou sběrnici12 s paměťovým rozhraním 28. Toto pamštové rozhraní 28 je spojenos pamětí 30 s náhodným přístupem, která je rozdělena na řídícípamět 32 a datovou pamět 34.. raketová sběrnice 22 je spojenas rozhtením 36 paketové sběrnice, vstupní řídící funkcí 38 a vý-stupní řídící funkcí 40 s pamětovým rozhraním 28. raketový přepínač 20, tak jak je obecně znázorněn v obr.2, je pouze příkladem obecné organizace a funkce paketového přepínačea je určen pouze k usnadnění porozumění způsobu podle předloženéhovynálezu. Protože v oboru jsou známy rozličné typy paketových -5- přepínačů, nebude vysvětlena specifická činnost a detaily vnitřní^unkce paketového přepínače, protože předložený vynález není ome-zen na určitý paketový přepínač. Obecně mohou být funkce paketovehopřepínače splněny v hardware implementací stavu stroje nebo mohoubýt primárně splněny implementací software.
Obr.3 znázorňuje typický formát informace vyslané během jed- _ v noho časového výseku na paketovou sběrnici, rormát znázorňuje vy-slání informace řízení místní sběrnice, úvodu paketu a záhlaví pa-ketu a paketové informace (zprávy). Informace řízení místní sběr-nice sestává z adresy’ některého z rozhraní připojených k paketo-vé sběrnici. Úvod paketu je vytvořen pro účely synchronizace. Záhlaví paketu bude podrobně vysvětleno dále. raketová informace(zpráva) obsahuje informaci předávanou mezi uživateli.
Obr.4 znázorňuje informaci obsaženou v záhlaví paketu podle obr.3 podle předloženého vynálezu. Záhlaví obsahuje identifikacivirtuálního okruhu, informaci o délce paketu, informaci meziurčenía infirmaci zhodnocení. Identifikace virtuálního okruhu obsahujeinformaci, která určuje registr virtuálního okruhu obsaženého vpaketovém přepínači 20. Další informace o tomto prvku je vytvo-řena s odkazem na následující obrázky. Informace o délce paketuudává délku paketové informace (zprávy). Informace meziurčeníobsahuje adresu meziurčení. Informace zhodnocení obsahuje datasouvisející s výpočtem přesnosti dat CEC.
Obr.5 znázorňuje příklad způsobu zacházení s paketem a orga-nizace podle předloženého vynálezu. V příkladném vytvoření -0- předlozeného vynálezu je paketová informace identifikovaná v obr. 3zapamatována v pufrech 52A-52C a 54A-54C. Tyto pufry tvoří částidatové paměti 34. řídící pamet 32 zajistuje zapamatování pro pří-kazy sdružené s jinými prvky znázorněnými v obr.5. Tyto prvkyusnadňují způsob organizace a reorganizace paketů podle hierar-chického přístupu.
Registr 42 virtuálního okruhu vyznačuje nebo adresuje blok44 řízení pořadí. Každý blok řízení pořadí může zapisovat nebočíst popis paketu. Jak je znázorněno, blok 44 řízení pořadísměřuje k popisu 46A paketu.
Každý· popis paketu může směřovat k popisu pufru čtenía k popisu pufru zápisu. Frídavně může směřovat i k jinému popisupaketu. Jak je znázorněno, popis 4óA paketu směřuje k popisu4SA pufru a k popisu 46N paketu.
Popisy pufru směřují vždy k jednomu pufru a k následujícímupopisu pufru zápisu. V příkladném provedení popis 4SA-4ÓC pufrusměřuje k pufrům 52A-52C. Také popis 48A pufru směřuje k popisu4£B pufru, který směřuje k popisu 4£C pufru tvoříc tak spojitýřetězec nebo vazbu. Popisy 5OA-5OC pufru jsou podobně organizo-vány navzájem a vzhledem k pufrům 54A-54C. Před dalším vysvětlováním funkcí těchto prvků se předpokládá,že vysvětlení výhod této organizace napomůže k pochopení organi-zace a funkce každého prvku. Důležitý aspekt předloženého vynálezuspočívá v zajištění zlepšené úrovně pružnosti při definování apředefinování paketu bez požadavku podstatného zdvojení datmikroprocesorem. To je obecně splněno vytvořením hiererchle -Ί- adresovatelnosti, kde přijímané pakety se disasemdolují a zapa-matují v oddělených místech paměti. Pakety, ktere mají být vysí-lány, se seskupují postupným: adresováním oddělených míst paměti.
Obr.6 znázorňuje příklad provedení obsahu registru 42 vir- v tuálního okruhu, který tvoří úroveň adresy ultrapaketu. Jak jeznázorněno, obsahuje adresu 56 pořadí řídícího bloku,* informaci56 maximální velikosti paketu, identifikátor 60 typu virtuálníhookruhu, data 62 přerušení vysilánz ústředního procesoru, data o4přerušení příjmu ústředního procesoru a rozličná řídící data 66.Adresa 56 je použita pro směrování k řídícímu bloku pořadí 44.
Polo maximální velikosti paketu identifikuje největší paket,který může být přijímán pro daný registr virtuálního okruhu® romůže být použito jako ochrana paketu před přepsáním paměti.
Pata typu virtuálního okruhu oznamují, zdali zvláštní registrvirtuálního okruhu je platný jako vstupní nebo výstupní okruh.
Pole přerušení vysílání a příjmu ústředního procesoru přerušujíinformaci, která mé být generována, a když ano, tedy její pri-oritu. Pole rozličných řídících dat může být použito ke přizpů-sobení přídavné řídící informace, což může být užitečné pro spe-cifickou implementaci způsobu, podle předloženého vynálezu.
Obr.7 znázorňuje pole sdružená s blokem 44 řízení pořadí,ktarý tvoří úroveň adresy superpaketu. Blok řízení pořadí sestáváz adres 66 a 70 popisu paketu zápisu a čtení. Adresa popisu paketuzápisu směřuje k popisu paketu, který má být použit k zápisu při-jímaného paketu. Adrese popisu paketu čtení směřuje k popisu paketu, který má být použit ke čtení vysílaného psicetu. Áytoadresa se přepisují při příjmu a vysílání paketů.
Cbr.S znázorňuje pole sdružené ε popisy 46 paketů, kterétvoří adresu úrovně paketu. Každý paket má ječen určeny popispaketu, který směřuje k popisům pufrů čtení s zápisu. adresa 74oopisu pufru zápisu směřuje k popisu prvníno pufru, Htery ma bytpoužit pro příjem paketu. Adresa 74 popisu pufru čtení směřujek popisu prvního pufru, který? ná být užit k vysílání paketu.Následující adresa 26 popisu paketu je použita, aby směřovalak popisu nejbližšího paketu v okruhu 77 (viz obr.5). znázor- něném provedení popisy 4_6A až 46N tvoří okruh, ve kterém každýsměřuje k následujícímu, a kde popis ' 6M posledního paketu smě-řuje k prvnímu nebo počátečnímu popisu 46a paketu. Je také třebauvést, že popisy paketů mohou směřovat ke kterémukoli popisupaketu, nikoliv pouze k nejbližsínu popisu paketu v paměti. Dále může okruh sestávat pouze z jednoho popisu paketu, ve kterémadresa popisu následujícího paketu je jeho vlastní adresa, role78 čísla rámce označuje, ve kterém rámci tyl paket přijat.
Pole 80 polohy rámce označuje polohu startu úvodu paketu v rámci.
Pole 32 rozličných řídících dat může býtžádoucích dat sdružených s úrovní popisu použito k zapamatovánípaketu k usnadnění specifických implementací.
Cbr.9 znázorňuje pole popisu pufru, které tvoří adresuúrovně subpaketu. rol-e 34 adresy pufru obsahuje adresy prvníhobytu v pufru směrovaném popisem pufru. Va znázorněném příkladu _c_ by popis 4 £4 pufru obsahoval adresu pufru SEeřující k prvnímubytu obsaženému v pufru 524. Následující pole £č adresy popisupufru zápisu je použito ke směřování k následujícímu popisu pufru,který má být použit pro zápis paketu· Podobně následující pole ££adresy popisu pufru čtení je použito ke směřování k následujícímupopisu pufru, který má být použit ke čtení paketu* Ve.likost pole90 dat oznamuje velikost použitého pufru. role 92 velikosti pufruoznamuje absolutní velikost pufru. Pole 94 rozličných řídícíchdat může obsahovat užitečná data sdružená s úrovní popisu pufrupro zvláštní implementaci* Tak například pole 94 rozličných datmuže obsahovat příznak, který označuje konec paketu* Ústřední procesor má za úkol ovládat registry virtuálníhookruhu, blok;; řízení pořadí, popisy paketů, popisy puřrů a pufiy.Odborníkovi školenému v oboru je zřejmé, že jsou zde mnohé způ- v soby, kterými ústřední procesor může ovládat pole a pamět sdru-žené s touto organizační hierarchií pro příjem, zapamatování aznovuvysílání paketu. Tak například blok řízení pořadí by mohlbýt použit ke směřování k pevné sadě popisů paketů, které zasesměřují k pevné sadě popisů pufrů. Pro přidání nebo vymazání pa-ketů z pořadí může být pozměněna adresa 72 (při příjmu paketů)popisu pufru zápisu nebo adresa 74 (při vysílání paketů) popisupufru čtení. Při jiném způsobu by každý paket měl přiřazenu sadu popisůpufrů, které by zase měly přiřazený popis paketu. Pro přidánínebo vymazání paketů z pořadí by mohly popisy paketů být přidány -1C- nebo vymazány z okruhu popisů paketů změnou následující adresy76 popisu paketu pro směrování popisu paketů v žádaném sledu.Tyto způsoby představují pouze příklady ε. ukazují vysoký stu-peň pružnosti, se kterou, designér může řídit vysílání paketůzpůsobem podle předloženého vynálezu· kekteré další výhody způsobu podle předloženého vynálezubudou vysvětleny dále. Ačkoliv registry virtuálního okruhu musíkaždý směřovat pouze k jednomu bloku řízení poradí, může víceregistrů virtuálního okruhu směřovat k témuž bloku řízení pořadí.To může byt žádoucí při zacházení s množstvím paketů, které jsoushodné nebo obsahují podstatné podobnosti. Rozdíly mezi paketymohou být zapamatovány v rozličných pufrech a společný obsahpaketů zapamatován ve společné sadě pufrů. Ústřední procesormůže nřnit stresu 88 popisu nejbližsího pufru čtení souhlasněke směřování k vlastnímu sledu pufrů pro nepatrně odlišné pakety.
Adresy čtení a zápisu v bloku řízení pořadí umožňují, abytentýž registr virtuálního okruhu byl schopen přijímat a vysí-lat paket. To zachová počet registrů virtuálního okruhu, kterýje požadován a minimalizuje přenos opakovaných dat mezi cyklypříjmu a vysílání.
Každý popis paketu definuje určitý paket. Významnou vlast-ností popisů paketů je schopnost směřování k následujícímu popisupaketu přes adresu 76 k vytvoření popisů paketů v okruhu, kterýsměřuje ke množství paketů. Velikost okruhu, to je počet paketů,které mohou být postupně identifikovány, je omezen pouze kapaci-tou příslušné paměti dostupné v řídící paměti 31 ε datové 34· -11
Protože všechno, co je rod úrovní popisů paketů je závislé pouze v no jednom paketu, ústřední procesor nemůže přemístovat nadbyteč-ná data aby tyl schopen vysílat paket. To představuje podstatnouvýhodu zejména když se tc použije v opakovači paketu, ve kterémrusí být znovuvysílány přijímané pakety, všechny nebo téměř· všechny.
Popisy pufrů umožňují ekonomické použití množství pufrůpevné velikosti. rrotože množství pufrů může být svázáno popisypufrů, je tím umožněno zapamatovat společnou nebo opakovanou in-formaci nebo řídící data ve vybraných pufrech a zanést, když jeto žádáno, adresováními přidruženého popisu pufru a změnou adresypopisu následujícího pufru čtení nebo zápisu. Tak například spo-lečně používaný úvod paketu sestávající ze synchronizačních datmůže být zapamatován v jednom pufru a tento pufr může být adre-sován více popisy pufrů, čímž se vytvoří mnohonásobný přístupke společným datům. To také zejištuje výhodu stálého zapamato-vání určité informace v pufrech a umožnění opětného použití tétoinformace jejím přímým čtením z pufru s příslušným sledem v poz-ději wvíjenvch paketech.

Claims (7)

  1. FY £C’2c~v<e -12- PATENTOVÉ NÁROKY se a a ta 2právy,
    1. Způsob paketové komunikace v informačním systému, ve kterémpřenášejí použitím paketů majících řídící data ε datavyznačující se tím, že data zprávy se zapamatují v první paměti a řídící data se zapamatují alespoň ve druhé paměti,neužije se protokol hierarchického adresování k definování kaž-dého paketu, kterýžto protokol zahrnuje adresování bloku úrovněraketu pro každý paket, takže alespoň data zprávy pro přijímanýraket se zapamatují ve vybraném místě paměti a vysílají s použi-tím pouze dat zprávy zapamatovaných ve zmíněném vybraném místěpaměti v první paměti.
  2. 2. Způsob podle bodu 1, vyznačující se tím, že protokol je vytvo-řen svázáním některých adres bloku, úrovně paketu k vytvoření řadyadres paketů, které směřují k odpovídájícím řadám paketů.
    2. Způsob podle bodu 2, vyznačující se tím, že poslední adresabloku úrovně paketu je také svázána s první adresou bloku úrovněpaketu k vytvoření okruhu.
  3. 4. Způsob podle bodu 1, vyznačující se tím, že adresování blokuúrovně paketu se provádí výběrem- první volitelné adresy běhempříjmu paketu a výběrem druhé volitelné adresy během vysílánípaketu.
  4. 5. Způsob podle bodu 1, vyznačující se tím, že protokol zahrnuje V» použití adresy^ bloku úrovně subpaketu pro výběr alespoň částidat zprávy každého paketu. f! u 73 > 1 —*| o < cl cn i >< O o &amp; —J * j ; r? ; σ wl < * * 2C i JC že adresování úrovně -13-
  5. 6. Způsob podle bodu 3, vyznačující se tím, aubpaketu se provádí výběrem první volitelné adresy úrovně sub-n&amp;ketu během oři jmu raketu a vvběrem druhé volitelné sdresvúrcvrř hyhem vysílání paketu.
  6. 7. Způsob podle bodu 1, vyznačující se tím, že pro adresováníbloku úrovně paketu se používá adresy bloku úrovně superpaketu.0. Způsob podle bodu 7, vyznačující se tím, Se adresování blokuúrovně superpaketu se provádí výběrem první volitelné adresyúrovně superpaketu běhen příjmu paketu a výběrem druhé volitelnéadresy úrovně superpaketu běhen vysílání paketu» C · Τ’ T‘=v ® O 7~ q *1 p U j V V Ό o C "" g ř- "t ’Τ r" £* S Θ S Ώζ"” 1 V &amp; S t c* adres bloku úrovně paketu před vysíláním řady paketů, takže sledvysílaných paketů odlišný cd sledu přijímaných paketů může býtdefinován bez zdvojení dat správy paketu»
  7. 10. Způsob modle bodu 3, vyznačující se tím, že předen určenéčástí dat zprávy, která se často používají, se zapamatujív předem určených místech datové paměti, přičemž adresy blokůúrovně subpaketů adresují každé z těchto předem určených míst,takže může být opakovaná informace paketu využívána bez potřebyobnovení takových dat.
CS906020A 1989-12-04 1990-12-04 Method of packet communication in information system CS602090A3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US44523889A 1989-12-04 1989-12-04

Publications (1)

Publication Number Publication Date
CS602090A3 true CS602090A3 (en) 1992-09-16

Family

ID=23768113

Family Applications (1)

Application Number Title Priority Date Filing Date
CS906020A CS602090A3 (en) 1989-12-04 1990-12-04 Method of packet communication in information system

Country Status (11)

Country Link
EP (1) EP0506688B1 (cs)
JP (1) JP2646852B2 (cs)
KR (2) KR920704481A (cs)
AU (1) AU6890491A (cs)
CS (1) CS602090A3 (cs)
DE (1) DE69033007T2 (cs)
HU (1) HU205511B (cs)
IL (1) IL96533A0 (cs)
MX (1) MX172939B (cs)
NZ (1) NZ236320A (cs)
WO (1) WO1991008630A1 (cs)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch
CA2135681C (en) * 1993-12-30 2000-01-18 Srinivas V. Makam System and method for directly accessing long-term memory devices
US5469433A (en) * 1994-04-29 1995-11-21 Bell Communications Research, Inc. System for the parallel assembly of data transmissions in a broadband network

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636791A (en) * 1982-07-28 1987-01-13 Motorola, Inc. Data signalling system
US4654654A (en) * 1983-02-07 1987-03-31 At&T Bell Laboratories Data network acknowledgement arrangement
GB8417910D0 (en) * 1984-07-13 1984-08-15 British Telecomm Communications network
US4684941A (en) * 1984-12-21 1987-08-04 Motorola, Inc. Method of communications between register-modelled radio devices
AU604444B2 (en) * 1987-11-11 1990-12-13 Nec Corporation Frame relay type data switching apparatus

Also Published As

Publication number Publication date
HU205511B (en) 1992-04-28
JP2646852B2 (ja) 1997-08-27
NZ236320A (en) 1992-10-28
JPH05502767A (ja) 1993-05-13
DE69033007D1 (de) 1999-04-22
IL96533A0 (en) 1991-09-16
HU908029D0 (en) 1991-06-28
KR920704481A (ko) 1992-12-19
AU6890491A (en) 1991-06-26
HUT57495A (en) 1991-11-28
EP0506688A1 (en) 1992-10-07
MX172939B (es) 1994-01-24
KR950012328B1 (ko) 1995-10-16
EP0506688A4 (en) 1996-07-17
WO1991008630A1 (en) 1991-06-13
EP0506688B1 (en) 1999-03-17
DE69033007T2 (de) 1999-10-07

Similar Documents

Publication Publication Date Title
US5923660A (en) Switching ethernet controller
US5175732A (en) Method and apparatus for controlling data communication operations within stations of a local-area network
EP0632945A4 (en) METHOD AND DEVICE FOR REASSEMBLING PACKAGES.
CA2134017A1 (en) Network Bridge
JPH0146892B2 (cs)
CS602090A3 (en) Method of packet communication in information system
JPH10116224A (ja) 遠隔メモリ間でデータを移動する回路、およびそのような回路を含む計算機
US5875299A (en) disk access apparatus for performing a stride processing of data
JP3044653B2 (ja) ゲートウェイ装置
JPH0225579B2 (cs)
CA1312957C (en) Apparatus for processing bit streams
JPH05300174A (ja) メッセージセルの順序の復元方法
JP3265026B2 (ja) 入出力データ交換方式
JP2699482B2 (ja) データ転送制御装置
JP2552025B2 (ja) データ転送方式
HUT58173A (en) Packet switch and quick packet switch to voice and data signals
JP2738314B2 (ja) N+1冗長構成回線制御装置の切替方式
JPH0115100B2 (cs)
JP2522299B2 (ja) Dma転送制御装置
JPS6217879Y2 (cs)
JPH0544053B2 (cs)
JPS62107556A (ja) パケツトバツフア制御方式
JPH0137018B2 (cs)
JPH0113570B2 (cs)
JPS63104155A (ja) 電子計算機