KR950004463A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR950004463A
KR950004463A KR1019930012699A KR930012699A KR950004463A KR 950004463 A KR950004463 A KR 950004463A KR 1019930012699 A KR1019930012699 A KR 1019930012699A KR 930012699 A KR930012699 A KR 930012699A KR 950004463 A KR950004463 A KR 950004463A
Authority
KR
South Korea
Prior art keywords
semiconductor package
bent
leads
package body
package
Prior art date
Application number
KR1019930012699A
Other languages
English (en)
Other versions
KR100235498B1 (ko
Inventor
송영재
서동수
박정일
이민호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930012699A priority Critical patent/KR100235498B1/ko
Publication of KR950004463A publication Critical patent/KR950004463A/ko
Application granted granted Critical
Publication of KR100235498B1 publication Critical patent/KR100235498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체 패키기에 관한 것으로서, 패키기 몸체의 외부로 돌출되어 있는 외부 리드들을 상기 패키기 몸체를 중심으로 서로 비대칭이 되도록 길이를 다르게 형성한 후, 상기 비대칭의 외부 리드들을 서로 편평도가 유지되도록 서로 다른 형상으로 절곡하여, PCB의 랜드패턴상에 실장하였다. 또한 패키지 몸체의 중심에 대하여 서로 길이가 다른 비대칭의 외부리들을 좌·우측의 편평도가 서로 일치하지는 않으나 각각의 외부 리드들에 단차가 지도록 절곡한 후, 낮은쪽 외부 리드들이 삽입될 수 있는 요홈들이 일정간격으로 형성되어 있는 PCB상에 실장하였다. 따라서, 통상의 리드 프레임을 사용하여 일반적으로 반도체 패키지 제조 방법으로 PCB에서 외부 리드들이 접촉되는 랜드패턴을 작게 형성하여 실장 밀도를 향상시킬 수 있으며, 통상의 반도체 제조 공정을 그대로 사용하므로 제조 공정이 간단하다.

Description

반도체 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 반도체 패키지의 일 실시예의 단면도, 제3도는 제2도의 반도체 패키지가 인쇄 회로기판상에 실장되어 있는 상태의 단면도

Claims (7)

  1. 내부에 실장되어 있는 반도체 칩이 패키지 몸체에 의해 밀봉되어 있으며, 상기 패키지 몸체의 외부로 돌출되어 있는 외부 리드들을 구비하는 반도체 패키지에 있어서; 상기 외부 리드들이 상기 패키지 몸체를 중심으로 비대칭형으로 절곡되어 있으며, 상기 외부 리드들의 일측이 인쇄회로 기판의 랜드패턴과 접촉되는 면적이 작도록 형성되는 반도체 패키지.
  2. 제1항에 있어서, 상기 패키지 몸체의 중심에 대하여 비대칭한 길이로 돌출되어 있는 상기 외부 리드들이 각각의 리드간에 편평도가 유지되도록 절곡되어 있어 인쇄회로기판의 표면에 실장할 수 있는 반도체 패키지.
  3. 제1항에 있어서, 상기 비대칭인 외부 리드들이 서로 다른 형상으로 절곡되어 있는 반도체 패키지.
  4. 제3항에 있어서, 상기 비대칭의 외부 리드가 일측은 걸윙형상으로 절곡되어 있으며, 타측은 부트 형상으로 절곡되어 있는 반도체 패키지.
  5. 제1항에 있어서, 상기 비대칭의 외부 리드들이 서로 동일한 형상으로 절곡되어 있는 반도체 패키지.
  6. 제5항에 있어서, 상기 비대칭의 외부 리드들이 걸윙 및 J자형상으로 이루어지는 군에서 임의로 선택되는 하나의 형상으로 절곡되어 있는 반도체 패키지.
  7. 제1항에 있어서, 상기 패키지 몸체의 중심에 대하여 비대칭인 외부 리드들의 끝단이 서로 단차가 지도록 절곡되어 있어, 낮은쪽 외부 리드들이 인쇄회로기판의 표면에 형성되어 있는 요흠내에 장착되며, 높은쪽 외부 리드들은 인쇄회로기판의 표면에 장착되는 반도체 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930012699A 1993-07-07 1993-07-07 반도체 패키지 KR100235498B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012699A KR100235498B1 (ko) 1993-07-07 1993-07-07 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012699A KR100235498B1 (ko) 1993-07-07 1993-07-07 반도체 패키지

Publications (2)

Publication Number Publication Date
KR950004463A true KR950004463A (ko) 1995-02-18
KR100235498B1 KR100235498B1 (ko) 1999-12-15

Family

ID=19358843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012699A KR100235498B1 (ko) 1993-07-07 1993-07-07 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100235498B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320678B1 (ko) * 1999-09-07 2002-01-17 곽정소 차량용 텔레비전 수상기의 서지 보호회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320678B1 (ko) * 1999-09-07 2002-01-17 곽정소 차량용 텔레비전 수상기의 서지 보호회로

Also Published As

Publication number Publication date
KR100235498B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR930017475A (ko) 반도체 장치와 그 면실장 방법
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR870001686A (ko) 인쇄회로 기판용 전기접속핀
KR940022803A (ko) 반도체 패키지 및 그 실장에 적합한 인쇄회로기판
KR970009495A (ko) 면실장형(面實裝型)전자부품 및 그 제조방법
KR950004463A (ko) 반도체 패키지
JPH03129866A (ja) 半導体装置
JPS62134945A (ja) モ−ルドトランジスタ
KR200157377Y1 (ko) 방열판이 부착된 반도체 패키지
JP2692656B2 (ja) 表面実装型半導体装置
JPH04170057A (ja) Ｉｃパッケージ
KR940027138A (ko) 리드프레임과 그 제조방법
JPH0314039Y2 (ko)
JPH08130285A (ja) 電子部品
JPH01161707A (ja) チップ部品
JPH11135702A (ja) 半導体装置
KR930015991A (ko) 표면 실장형 SOP(small Out-line Package)의 PCB 실장구조
KR970024123A (ko) 기판 구멍에 소형 핀이 삽입된 핀 삽입형 그리드 어레이 패키지
JP2597606Y2 (ja) 半導体装置
JPH0563133A (ja) 樹脂封止型半導体装置
KR900006602Y1 (ko) 반도체 팩키지의 열싱크 구멍
JPH0217427Y2 (ko)
JPS61258460A (ja) 電子部品用リードフレーム
JPH0473959A (ja) 半導体パッケージ
KR970030742A (ko) 외부 리드에 원형 고정수단을 갖는 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee