KR950002610Y1 - 엘이디 모듈표시 상.하 스크롤 회로 - Google Patents

엘이디 모듈표시 상.하 스크롤 회로 Download PDF

Info

Publication number
KR950002610Y1
KR950002610Y1 KR92019576U KR920019576U KR950002610Y1 KR 950002610 Y1 KR950002610 Y1 KR 950002610Y1 KR 92019576 U KR92019576 U KR 92019576U KR 920019576 U KR920019576 U KR 920019576U KR 950002610 Y1 KR950002610 Y1 KR 950002610Y1
Authority
KR
South Korea
Prior art keywords
signal
counter
output
led
outputting
Prior art date
Application number
KR92019576U
Other languages
English (en)
Other versions
KR940011338U (ko
Inventor
박동희
Original Assignee
이희종
금성산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이희종, 금성산전 주식회사 filed Critical 이희종
Priority to KR92019576U priority Critical patent/KR950002610Y1/ko
Publication of KR940011338U publication Critical patent/KR940011338U/ko
Application granted granted Critical
Publication of KR950002610Y1 publication Critical patent/KR950002610Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

엘이디 모듈표시 상.하 스크롤 회로
제1도는 종래 엘이디(LED) 모듈표시 회로도.
제2도는 본 고안 엘이디(LED) 모듈표시 상하 스크롤 회로.
제3도는 본 고안 엘이디(LED) 모듈표시화면의 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 업/다운 카운터부 2 : 수평구동부
3 : 엘이디(LED)어레이 4 : 2진 카운터부
5 : 메인 디코더 6 : 수직구동부
12 : 멀티플렉서 13 : 모듈카운터부
15 : 병렬/직렬 변환부 16 : 어드레스 발생부
17, 19 : 업/다운카운터 20, 21 : 2진 카운터
본 고안은 엘이디(LED)모듈을 사용한 표시회로에 관한 것으로 특히 메모리의 어드레스를 지정하는 카운터와 엘이디 모듈의 어드레스를 지정하는 카운터의 시작값을 다르게 하여 한 화면을 상. 하로 양분하고 위에는 전 화면의 하단을 아래에는 후 화면의 상단을 한 화면에 동시에 표시하여 상하 스크롤을 하게한 엘이디 모듈표시 상하 스크롤 회로에 관한 것이다.
종래 엘이디 모듈표시 회로는 제1도에 도시된 바와같이, 업/다운 카운터(1-1), (1-2)의 카운트에 따라 어드레스를 발생하는 업/다운 카운터부(1)와, 발전기(4-1)의 발진출력을 2진 카운터(4-2)를 통해 카운트하여 어드레스를 발생하는 2진 카운터부(4)와, 상기 업/다운 카운터부(1) 및 2진 카운터부(4)의 어드레스 출력에 의해 롬(2-1∼2-3)에 저장된 표시데이타를 엘이디 어레이(3)의 수평라인 구동신호로 출력시키는 수평구동부(2)와, 상기 2진 카운터부(4)의 어드레스 출력을 디코딩하는 메인 디코더(5)와, 이 메인 디코더(5)의 출력신호에 의해 순차로 선택되는 디코더(6-1∼6-4)를 통해 상기 2진 카운터부(4)의 어드레스 출력을 각기 디코딩하여 엘이디 어레이(3)의 수직라인 구동신호를 발생시키는 수직구동부(6)로 구성된다.
이와같이 구성된 종래회로의 동작과정을 상세히 설명하면 다음과 같다.
2진 카운터부(4)의 발진기(4-1)가 일정주파수로 발진출력을 하면 이 발진기(4-1)의 발진출력을 클럭신호로 인가받아 2진 카운터(4-2)가 카운트 하여 그값을 어드레스 신호로 출력한다. 이 2진 카운터(4-2)출력인 어드레스 신호는 수평구동부(2) 롬(2-1∼2-3)의 각 어드레스를 지정함과 아울러 메인디코더(5)와 수직구동부(6)에 입력된다. 메인디코더(5)는 2진 카운터부(4)의 카운터 출력을 디코딩하여 수직구동부(6)의 각 디코더(6-1∼6-4)를 순차로 인에이블 시킨다.
이에 따라 디코더(6-1∼6-4)가 2진 카운터(4-2)의 출력을 디코딩 하여 엘이디 어레이(3)의 수직라인을 순차로 구동시킨다.
이때 업/다운 카운터부(1)는 초기상태로부터 한번 반전된후 업/다운 카운트를 수행하면서 롬(2-1∼2-3)의 어드레스를 지정하므로 이롬(2-1∼2-3)은 업/다운 카운터부(1)의 카운터를 출력과 2진 카운터부(4)의 카운터 출력을 합하여 어드레스를 지정받고 해당 어드레스의 표시구동 데이타를 엘이디 어레이(3)의 수평라인 구동신호로 공급한다. 따라서 카운터를 이용하여 수평구동부(2)인 롬(2-1∼2-3)의 어드레스를 지정함과 아울러 그에 동기되게 수직구동부(6)를 통해 디코딩된 신호로 엘이디 어레이(3)의 수직라인을 순차로 구동시키는 다이나믹 구동방식으로 구동된다.
그러나 이와같이 구성된 종래회로는 표시데이타를 병렬로 전송하므로 많은수의 엘이디 구동시 그에 따라 데이터 전송라인수가 증가하고 롬(ROM)의 크기가 달라져 에러발생률이 높고 대량생산이 어려워 생산 비용이 높고 또한, 스크롤 기능이 없는 문제점이 있었다.
본 고안은 이와같은 종래회로의 문제점을 감안하여 병렬/직렬 변환부의 쉬프트 레지스터와 엘이디 모듈을 채택하여 드라이버(Driver)와 엘이디 모듈 사이에 직렬로 데이터를 전송하여 데이터 전송라인 수를 감소시키고 상 하 스크롤 회로를 구동시켜 스크롤 기능을 갖게한 엘이디 모듈표시 상하 스크롤 회로를 안출한 것으로 이하 첨부한 도면을 참조로 상세히 설명한다.
본 고안 엘이디 모듈표시 상하 스크롤 회로는 제2도에 도시된 바와같이, 발진기(10)에서 출력되는 클럭을 계수하는 카운터(11)와, 이 카운터(11) 출력단자(Q2-Q6)로 부터의 신호를 입력받고 에스/엘(S/L : Shift Load) 신호를 출력하는 멀티플렉서(12)와, 입력단자(I1∼I7)(Load)(CLK)(S/L)로 각각 업/다운 카운터(17)와 모듈 카운터부(13)와 카운터(11)와 멀티플렉서(12)로부터 신호가 입력되면 출력단(A5∼A11)(A0)(A12)으로 어드레스 신호를 출력하는 어드레스 발생부(16)와, 이 어드레스 발생부(16) 출력단(A0)으로부터 신호를 입력받고 단자(Q)로 신호를 출력하는 모듈 카운터부(13)와, 입력단자(Load)(I)(EN)(CLK)로 각각 2진 카운터(21) 출력단(RCO)과 업/다운 카운터(19) 출력단(9)과 모듈카운터부(13) 출력단(Q)과 어드레스발생부(16) 출력단(A0)에서 발생된 신호를 입력받고 출력판(RCO) 및 (A1-A4)로 신호를 출력하는 2진 카운터(20)와, 입력단자(EN)(CLK)로 각각 모듈카운터부(13) 출력단(Q)과 어드레스 발생부(16) 출력단(A0)에서 발생된 신호를 입력받고 출력단(RCO) 및 (QA∼QO)로 신호를 출력하는 2진카운터(21)와 이 2진카운터(21) 출력단(QA∼QD) 및 래치 인에이블 발생부(24)로부터 엘이디 래치(LED LACH) 신호를 입력받고 엘이디(LED) 어레이(23) 입력단자(LA0∼LA3)로 신호를 출력하는 래치(22)와, 입력단자(EN)(U/D)(CLK)로 각각 상. 하 인에이블 신호와 상. 하 제어신호와 2진 카운터(21) 출력단(RCO)으로부터 신호를 입력받고 출력단(Q)와 (Min/Max)로 신호를 출력하는 업/다운 카운터(19)와, 입력단자(I)(EN)(U/P)(CLK)로 각각 마이크로프로세서 출력신호와 상하 인에이블 신호와 업/다운 플립플롭(18) 출력단(D)에서 출력되는 신호와 오아게이트(27)에서 출력되는 신호를 입력받고 출력단자(Q1∼Q7)로 신호를 출력하는 업/다운 카운터(17)와, 입력단자(EN)(CLK)로 각각 상하 인에이블 신호와 배타적 오아게이트(29)에서 출력되는 신호를 입력받고 출력단(D)으로 신호를 출력하는 업/다운 플립플롭(18)과, 2진 카운터(20), (21) 출력단(RCO)으로부터 신호를 입력받고 업/다운 플립플롭(18) 입력단(CLK) 및 제1앤드게이트(25)입력단자로 신호를 출력하는 배타적 오아게이트(29)과, 배타적 오아게이트(29) 일측입력단에 인가되는 신호와 업/다운 카운터(19) 출력단(Min/Max)에서 출력되는 신호와 인버터에서 반전된 상. 하 제어신호를 입력받고 신호를 출력하는 낸드게이트(28)와, 배타적 오아게이트(29)입력단에 인가된 신호와 멀티플렉서(12)에서 출력된 에스엘 신호와 상. 하 제어신호를 입력받고 오아게이트(27)로 신호를 출력하는 제2앤드게이트(26)와, 배타적 오아게이트(29) 출력신호와 멀티플렉서(12)출력 에스/엘 신호와 낸드게이트(28) 출력신호를 입력받고 오아게이트(27)로 신호를 출력하는 제1앤드게이트(25)와, 제1앤드게이트(25) 출력신호와 제2앤드게이트(25) 출력신호와 제2앤드게이트(26) 출력신호를 입력받고 업/다운 카운터(17) 단자(CLK)로 신호를 출력하는 오아게이트(27)와, 2진 카운터(20)와 어드레스발생부(16)에서 출력되는 신호를 단자(A0∼A12)로 입력받고 단자(D0∼D7)로 신호를 출력하는 메모리(14)와, 이 메모리(14)와 카운터(11)와 멀티 플렉서(12)로부터 신호를 입력받고 레드데이타(Red Data)와 그린데이타(Green Data)와 엘이디클럭(LED CLK) 신호를 출력하는 병렬/직렬 변환부(15)로 구성된다.
본 고안 엘이디 모듈표시 상. 하 스크롤회로의 작용효과를 제2도 및 제3도를 참조로 상세히 설명한다.
발진기(10)에서 발생하는 신호가 카운터(11)에 입력되면 이 카운터(11)는 단자(Q1)로 클럭을 출력하고 단자(Q2∼Q6)로는 단자(Q1)의 클럭이 20개일 때 마다 리세트되는 카운트 출력을 발생시킨다. 멀티플렉서(12)는 카운터(11)로부터 카운트 출력신호를 입력받아 입력되는 20개의 클럭중 처음 4클럭은 로우 신호이고 다음 16클럭은 하이신호가 되는 에스/엘(S/L : Shift Load)신호를 발생시켜 병렬/직렬 변환부(15) 단자(S/L)로 출력한다. 병렬/직렬 변환부(15)는 카운터(11)로부터 단자(CLK)로 입력되는 클럭신호를 내부 쉬프트 레지스터 클럭으로 사용하며 단자(S/L)로 입력되는 에스/엘 신호는 쉬프트 및 로드 제어신호로 사용한다.
에스/엘 신호가 로우인 4클럭구간에 A0와 A12의 어드레스에 따라 4바이트의 데이타를 병렬/직렬 변환부(15)내부의 각 레지스터에 클럭에 동기하여 로드하고 에스/엘 신호가 하이인 구간인 16클럭동안 클럭에 동기하여 엘이디(LED)로 데이타를 쉬프트한다. 이때 엘이디(LED)도 데이타를 직렬로 받기위해 클럭이 필요하므로 에스/엘 신호와 클럭을 엔드연산하여 엘이디 클럭(LED CLK)을 만들어 공급한다. 어드레스 발생부(16)에서는 에스/엘의 반전된 신호와 단자(CLK)로 입력된 클럭신호를 엔드연산하여 출력(A12)을 발생시키고 이의 반전된 신호를 클럭으로 사용하여 출력(A0)을 발생시키며, 또한 이의 반전된 신호를 클럭으로 사용하여 출력(A0)을 발생시키며, 또한 이의 반전된 신호를 클럭으로 사용하여 출력(A5∼A11)을 발생시킨다.
스크롤을 하지 않을 경우 업/다운 카운터(17)는 마이크로프로세서로부터 입력된 화면에 표시할 데이타의 메모리 어드레스(A5∼A11)를 래치하고 있으며 카운트는 하지 않는다.
어드레스 발생부(16)는 출력(A0)의 반전된 신호를 클럭으로 사용하는 모듈카운터부(13)의 출력을 단자(Load)로 입력받아 이 어드레스 발생부(16)내부의 업/다운 카운터를 초기화 한다. 2진 카운터(20)는 "0000"으로 초기화 되어있는 업/다운 카운터(19)의 정진된 출력(Q)을 2진 카운터(21) 단자(RCO)에서 로드(Road) 신호가 입력되면 로드한다. 따라서 스크롤을 하지 않을때에는 2진 카운터(20), (21)는 같은 신호를 출력한다.
마이크로프로세서에서 상하 스크롤을 인에이블 시키고 상을지정하면 2진 카운터(21)의 출력(RCO)을 클럭으로 사용하여 업/다운 카운터(19)의 카운트값이 하나 증가한다. 2진 카운터(20)는 업/다운 카운터(19)의 카운터값이 하나 증가한다. 2진 카운터(20)는 업/다운 카운터(19)의 하나 증가된 카운터값을 로드한다. 따라서 2진 카운터(21)는 "0000"에서 시작하고 2진 카운터(20)는 "0001"에서 시작한다. 업/다운 플립플롭(18)은 초기치로 "하이"의 출력을 가지고 있다. 2진 카운터(20)는 "0001"에서 시작하므로 표시되는 화면은 맨 윗 한줄이 빠진 상태에서 표시한다.
즉 엘이디(LED)에는 맨 윗줄에 두 번째 줄에 표시될 데이터가 표시한다. 그리고 2진 카운터(20)가 "1111"이 되는 순간 출력(RCO)이 발생하고 이때 2진 카운터(21) 출력(RCO)은 로우이므로 이둘의 값을 배타적 오아연산한값은 2진 카운터(20)의 출력(RCO)에 의해 하이 상태가된다.
배타적오아연산한값이 업/다운 플립플롭(18)에 클럭으로 들어오면 하이 상태이던 업/다운 플립플롭(18)의 출력이 로우상태가 되고 업/다운 카운터(17)는 업 카운트상태가 되고 에스/엘 신호와 배타적 오아게이트(29)출력신호는 제1앤드게이트(25)에서 앤드 연산된 값은 오아게이트(27)를 통하여 업/다운 카운터(17)에 클럭으로 입력된다.
이때 에스/엘 신호는 한 엘이디 모듈의 한줄에 필요한 데이터를 병렬/직렬 변환부(15)로 로드하고 엘이디로 이동시키기 때문에 모듈갯수만큼의 펄스를 발생한다.
따라서 제3도와 같이 엘이디 갯수만큼 지난다음의 데이터 위치로 어드레스를 이동시키게 된다. 어드레스 발생부(16)에서는 다음줄에 첫 데이타를 로드하기 위해 이 어드레스를 로드한다. 따라서 제3도와 같이 제2페이지가 다음줄에 표시된다.
다음 2진 카운터(21)에서 출력(RCO)이 발생하면 2진 카운터(20)의 출력(RCO)은 로우상태에 있게되므로 업/다운 플립플롭(18)에 클럭으로 공급되며 업/다운 플립플롭(18)은 하이상태의 출력을 발생시킨다.
업/다운 플립플롭(18)의 하이출력으로 업/다운 카운터(17)의 단자(U/D)는 하이상태가 되어 다운카운트 상태가 되며 전과같이 에스/엘 신호가 클럭으로 들어온다. 즉 A5∼A11의 어드레스는 제1페이징의 시작위치가 되고 표시되어질 줄은 제일 윗줄이 된다.
또한 2진 카운터(20)의 출력(RCO)에 의해 업/다운 카운터(19)의 카운트가 하나 증가하고 이 값을 2진 카운터(20)가 로드하므로 다음 첫 라인에 표시될 데이터 A1∼A4어드레스는 "0010"이 된다.
즉 화면이 위로 한줄 더 이동한 상태가 된다. 이와같은 동작을 반복함으로써 화면은 위로 한줄씩 일정한 시간에 이동한다. 업/다운 카운터(19)가 "1111"이 상태가 되면 출력단(Min/Max) 신호가 하이상태가 된다.
상기와 같이 2진 카운터(20)의 출력(RCO)에 의해 제2페이지 두번째 줄 부터 표시되고 2진 카운터(21)의 출력(RCO)이 발생하면 낸드게이트(28)의 출력이 로우가 되어 에스/엘 신호가 클럭으로 공급되지 못한다. 따라서 다음에 2진 카운터(21), (20)의 시작(Start) 출력이 같아져 화면이 분할되어 표시되지 않으면 표시되는 화면은 모듈문자수 만큼 지난 제2페이지만이 표시된다. 따라서 위로 스크롤이 완료된 것이다. 상. 하의 신호가 하로선택되면 하이상태가 되고 업/다운 카운터(19)는 다음동작을 한다.
처음 2진 카운터(21), (20)의 추격(RCO)이 같은위치에 있게 되므로 제2앤드게이트(26)의 출력으로 에스/엘 신호가 엘이디모듈수 만큼 펄스로 나오며 업/다운 플립플롭(18) 출력은 하이상태에 있으므로 업/다운 카운터(17)를 카운트다운해서 제1페이지/의 시작어드레스가 된다.
또한 동시에 업/다운 카운터(19)는 하나감소하여 "1111"의 값이 되고 이를 2진 카운터(20)는 로드하므로 엘이디모듈의 첫번째 줄에는 제1페이지의 데이타가 표시된다. 그후 2진 카운터(20)의 출력단(RCO) 신호에 의하여 업/다운 카운터(17)는 엘이디 모듈수 만큼 증가하고 제2페이지가 표시된다. 2진 카운터(20)의 값이 "0001"일 때 2진 카운터(21) 출력단(RCO)신호에 의하여 에스/엘 클럭에 의해 업/다운 카운터(17)는 모듈수 만큼 값을 감소시키고 2진 카운터(21), (20)의 시작값이 같은때 화면에 제1페이지가 나타나게 한다.
이와같이 구성된 본 고안 회로를 사용하면 병렬/직렬 변환부의 쉬프트레지스터와 엘이디 모듈을 채택하여 드라이버(Driver)와 엘이디 모듈사이에 직렬로 데이타를 전송하여 데이타전송라인수 및 롬의 개수가 감소하여 제작비용이 감소하여 스크롤기능을 갖게되는 효과가 있다.

Claims (1)

  1. 발진기(10)에서 출력되는 클럭을 계수하는 카운터(11)와, 이 카운터(11)출력단자로부터 신호를 입력받고 에스/엘(S/L : Shift Load)신호를 출력하는 멀티플렉서(12)와, 입력단자(I1∼I7)(Load)(CLK)(S/L)로 신호가 입력되면 어드레스 신호를 출력하는 어드레스 발생부(16)와, 이 어드레스 발생부(16)로부터 신호를 입력받고 단자(Q)로 신호를 출력하는 모듈 카운터부(13)와, 입력단자(Load)(I)(EN)(CLK)로 신호를 입력받고 카운트한 후 신호를 출력하는 2진 카운터(20)와, 입력단자(EN)(CLK)로 신호를 입력받고 카운트한 후 신호를 출력하는 2진 카운터(21)와, 이 2진카운터(21) 출력단(QA∼QD) 및 래치 인에이블 발생부(24)로부터 엘이디래치(LED LATCH) 신호를 입력받고 엘이디(LED) 어레이(23)로 신호를 출력하는 래치(22)와, 입력단자(EN)(U/D)(CLK)로 신호를 입력받고 출력단(Q)와 (Min/Max)로 신호를 출력하는 업/다운 카운터(19)와, 입력단자(I)(EN)(U/D)(CLK)로 신호를 입력받고 카운트 한후 출력단자(Q1∼Q7)로 신호를 출력하는 업/다운 카운터(17)와, 입력단자(EN)(CLK)로 신호를 입력받고 업/다운 카운터(17) 제어신호를 출력하는 업/다운 플립플롭(18)과, 상기 2진 카운터(20), (21)로부터 신호를 입력받고 배타적오아연산하는 배타적 오아게이트(29)와, 상기 2진카운터(20)와, 업/다운 카운터(19)에서 출력되는 신호와 인버터에서 반전된 상. 하 제어신호를 입력받고 낸드연산하는 낸드게이트(28)와, 상기 2진 카운터(20), (21)와 멀리플렉서(12)에서 출력된 신호와 상. 하 제어신호를 입력받고 앤드연산하는 제2앤드게이트(26)와, 상기 배타적 오아게이트(29)와 멀리플렉서(12)와 낸드게이트(28)에서 입력된 신호를 앤드연산하는 제1앤드게이트(25)와, 이 제1앤드게이트(25)와 제2앤드게이트(26)에서 입력된 신호를 오아연산하는 오아게이트(27)와, 상기 2진 카운터(20)와 어드레스발생부(16)에서 출력되는 신호를 단자(A0∼A12)로 입력받고 단자(D0∼D7)로 신호를 출력하는 메모리(14)와, 이 메모리(14)와 카운터(11)와 멀리플렉서(12)로부터 신호를 입력받고 레드데이타(Red Data)와 그린데이타(Green Data)와 엘이디 클럭(LED CLK)신호를 출력하는 병렬/직렬 변환부(15)로 구성된 것을 특징으로 하는 엘이디 모듈표시 상. 하 스크롤 회로.
KR92019576U 1992-10-12 1992-10-12 엘이디 모듈표시 상.하 스크롤 회로 KR950002610Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92019576U KR950002610Y1 (ko) 1992-10-12 1992-10-12 엘이디 모듈표시 상.하 스크롤 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92019576U KR950002610Y1 (ko) 1992-10-12 1992-10-12 엘이디 모듈표시 상.하 스크롤 회로

Publications (2)

Publication Number Publication Date
KR940011338U KR940011338U (ko) 1994-05-27
KR950002610Y1 true KR950002610Y1 (ko) 1995-04-12

Family

ID=19341647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92019576U KR950002610Y1 (ko) 1992-10-12 1992-10-12 엘이디 모듈표시 상.하 스크롤 회로

Country Status (1)

Country Link
KR (1) KR950002610Y1 (ko)

Also Published As

Publication number Publication date
KR940011338U (ko) 1994-05-27

Similar Documents

Publication Publication Date Title
JP2958687B2 (ja) 液晶表示装置の駆動回路
US20060274016A1 (en) Liquid crystal display having data driver and gate driver
US20080224904A1 (en) Gray code counter and display device therewith
US20050088210A1 (en) Frequency divider and related method of design
CN100356418C (zh) 通用型平板显示控制器及其控制方法
KR100186556B1 (ko) 액정표시장치
KR950002610Y1 (ko) 엘이디 모듈표시 상.하 스크롤 회로
US6628254B1 (en) Display device and interface circuit for the display device
US3979681A (en) System and method for decoding reset signals of a timepiece for providing internal control
US7969401B2 (en) Liquid crystal driving apparatus with masked latch pulse generating circuit
GB2155221A (en) A series/parallel conversion circuit and display driver
US3962701A (en) Coded counting sequence and logic implementation thereof to drive a display pattern
US5313509A (en) Pulse counter with arbitrary output characteristic
JP3756203B2 (ja) 記憶回路およびフラットパネル駆動回路
KR940002292B1 (ko) 매트릭스 엘이디 모듈 구동장치
JP2001282177A (ja) 多桁スクロール表示装置
JP2791415B2 (ja) 液晶駆動方式
KR100216319B1 (ko) 엘씨디 패널 구동 회로
JP2569476B2 (ja) 液晶駆動表示方式
KR890006508Y1 (ko) 듀얼디스플레이용 램억세스회로
JPS628214A (ja) システムクロツク制御装置
KR950005568B1 (ko) Lcd 콘트롤러
KR930003647B1 (ko) 표시 구동 장치를 갖는 표시 시스템
JP2903565B2 (ja) 文字表示装置
KR890003402Y1 (ko) 문자별 더블폭 표시회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070329

Year of fee payment: 13

EXPY Expiration of term