JP2001282177A - 多桁スクロール表示装置 - Google Patents
多桁スクロール表示装置Info
- Publication number
- JP2001282177A JP2001282177A JP2000089671A JP2000089671A JP2001282177A JP 2001282177 A JP2001282177 A JP 2001282177A JP 2000089671 A JP2000089671 A JP 2000089671A JP 2000089671 A JP2000089671 A JP 2000089671A JP 2001282177 A JP2001282177 A JP 2001282177A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- vram
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of El Displays (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
(57)【要約】
【課題】 ＬＥＤパネルを５台繋げて１００桁のスクロ
ール表示を行っても、表示動作が遅くなることもない多
桁対応の多桁スクロール表示装置を提供する。 【解決手段】 この発明の多桁スクロール表示装置１０
０は、２０桁の表示データを表示させる画面表示制御部
１４を用いて、１００桁の表示データを読み出し表示す
る。画面表示制御部の速度が２０×５＝１００桁の表示
データを読み出すのに不十分でも、画面表示制御部が２
０桁の表示データ読み出しの読み出しアドレスを出力す
れば、５個のＶＲＡＭアドレスデコーダＤ１〜Ｄ５が連
続する２０×５桁の表示データのアドレスを２０桁ずつ
同時に出力させ、５個の連結ＶＲＡＭに与えることによ
って、２０桁ずつ５個の表示装置に合計１００桁表示さ
せ、画面表示制御部１４からのスクロール表示動作に従
って、５個のＶＲＡＭアドレスデコーダがそれぞれ出力
している１００桁の表示データをスクロール表示する。
ール表示を行っても、表示動作が遅くなることもない多
桁対応の多桁スクロール表示装置を提供する。 【解決手段】 この発明の多桁スクロール表示装置１０
０は、２０桁の表示データを表示させる画面表示制御部
１４を用いて、１００桁の表示データを読み出し表示す
る。画面表示制御部の速度が２０×５＝１００桁の表示
データを読み出すのに不十分でも、画面表示制御部が２
０桁の表示データ読み出しの読み出しアドレスを出力す
れば、５個のＶＲＡＭアドレスデコーダＤ１〜Ｄ５が連
続する２０×５桁の表示データのアドレスを２０桁ずつ
同時に出力させ、５個の連結ＶＲＡＭに与えることによ
って、２０桁ずつ５個の表示装置に合計１００桁表示さ
せ、画面表示制御部１４からのスクロール表示動作に従
って、５個のＶＲＡＭアドレスデコーダがそれぞれ出力
している１００桁の表示データをスクロール表示する。
Description
【０００１】
【発明の属する技術分野】この発明は、表示装置に表示
データをスクロール表示させることができる多桁スクロ
ール表示装置に関するものである。
データをスクロール表示させることができる多桁スクロ
ール表示装置に関するものである。
【０００２】
【従来の技術】図６は、この種の多桁スクロール表示装
置の従来例を示すブロック図、図７は、図６の多桁スク
ロール表示装置によって表示が行われるＬＥＤパネル上
の表示を示す図、図８は、図６の多桁スクロール表示装
置の表示に係る各種信号を示すタイムチャートである。
図６の多桁スクロール表示装置２００は、ＣＰＵ５１
と、発振器５２と、伝送用分周器５３と、画面表示制御
部５４と、アドレス切替器（ＭＰＸ）５５と、ＶＲＡＭ
５６と、バスドライバ５７と、パラレル・シリアル変換
器（Ｐ／Ｓ変換器）５８と、ＬＥＤ表示タイミング生成
部５９と、ＬＥＤパネル６０と、ＬＥＤ表示部６１とか
ら構成され、ダイナミックスキャン方式に従って表示を
行う。この場合、ＬＥＤ表示部６１に出力される各信号
は、下記に示されるものである。
置の従来例を示すブロック図、図７は、図６の多桁スク
ロール表示装置によって表示が行われるＬＥＤパネル上
の表示を示す図、図８は、図６の多桁スクロール表示装
置の表示に係る各種信号を示すタイムチャートである。
図６の多桁スクロール表示装置２００は、ＣＰＵ５１
と、発振器５２と、伝送用分周器５３と、画面表示制御
部５４と、アドレス切替器（ＭＰＸ）５５と、ＶＲＡＭ
５６と、バスドライバ５７と、パラレル・シリアル変換
器（Ｐ／Ｓ変換器）５８と、ＬＥＤ表示タイミング生成
部５９と、ＬＥＤパネル６０と、ＬＥＤ表示部６１とか
ら構成され、ダイナミックスキャン方式に従って表示を
行う。この場合、ＬＥＤ表示部６１に出力される各信号
は、下記に示されるものである。
【０００３】 項 番 信号名 機 能 １ ＲＤＡＴＡ 赤色表示用データ ２ ＧＤＡＴＡ 緑色表示用データ ３ ＣＬＫ データをＬＥＤ表示装置に送り込むためのクロック ４ ＬＡＴＣＨ １ラスタ分のデータを一定期間点灯させるための信号 ５ ＲＥＳＥＴ １行分のデータ表示の終了を知らせる信号
【０００４】上述の多桁スクロール表示装置２００にお
いて、ＣＰＵ５１は、多桁スクロール表示装置２００の
各部全体を制御する。伝送用分周器５３は、発振器５２
が発信するクロックを分周して表示データ伝送用の伝送
クロックを生成する。画面表示制御部５４は、ＶＲＡＭ
５６に格納されている表示データに関して、どのアドレ
スの内容を表示させるかについて制御を行う。ＭＰＸ５
５は、ＣＰＵ５１からＶＲＡＭ５６へのＶＲＡＭ書込ア
ドレスと、画面表示制御部５４からＶＲＡＭ５６への画
像表示アドレスとが衝突しないように何れかを選択す
る。
いて、ＣＰＵ５１は、多桁スクロール表示装置２００の
各部全体を制御する。伝送用分周器５３は、発振器５２
が発信するクロックを分周して表示データ伝送用の伝送
クロックを生成する。画面表示制御部５４は、ＶＲＡＭ
５６に格納されている表示データに関して、どのアドレ
スの内容を表示させるかについて制御を行う。ＭＰＸ５
５は、ＣＰＵ５１からＶＲＡＭ５６へのＶＲＡＭ書込ア
ドレスと、画面表示制御部５４からＶＲＡＭ５６への画
像表示アドレスとが衝突しないように何れかを選択す
る。
【０００５】ＶＲＡＭ５６は、ＣＰＵ５１からの表示用
データを格納し、格納した表示用データを画面表示制御
部５４からの画像表示アドレスによる指示に従って、該
当する表示データをＬＥＤ表示部６１に出力する。バス
ドライバ５７は、ＣＰＵ５１がＶＲＡＭ５６にアクセス
して表示用データを書き込む際に、データバスゲートを
制御する。Ｐ／Ｓ変換器５８は、画面表示制御部５４か
らの指示に従って、ＶＲＡＭ５６から読み出されるパラ
レルデータをシリアルデータに変換し、ＲＤＡＴＡまた
はＧＤＡＴＡとしてＬＥＤ表示部６１に出力する。
データを格納し、格納した表示用データを画面表示制御
部５４からの画像表示アドレスによる指示に従って、該
当する表示データをＬＥＤ表示部６１に出力する。バス
ドライバ５７は、ＣＰＵ５１がＶＲＡＭ５６にアクセス
して表示用データを書き込む際に、データバスゲートを
制御する。Ｐ／Ｓ変換器５８は、画面表示制御部５４か
らの指示に従って、ＶＲＡＭ５６から読み出されるパラ
レルデータをシリアルデータに変換し、ＲＤＡＴＡまた
はＧＤＡＴＡとしてＬＥＤ表示部６１に出力する。
【０００６】ＬＥＤ表示タイミング生成部５９は、ＬＥ
Ｄ表示部６１に表示を行うのに必要となるＬＥＤ表示タ
イミング信号（ＣＬＫ，ＬＡＴＣＨ，ＲＥＳＥＴ）を生
成し、ＬＥＤ表示部６１に供給する。この例の場合、Ｌ
ＥＤパネル６０の表示は図７に示されるように、横方向
に２０文字（１文字は１６ドット）、縦方向に１６ラス
タを１スキャンで表示している。すなわち、図８に示さ
れるように、ＬＥＤ表示タイミング生成部５９からのＣ
ＬＫに同期して１文字当たり１６ビットのＲＤＡＴＡと
ＧＤＡＴＡとが２０文字に対する１ラスタずつラッチ信
号に同期して、ラッチされる。これらのデータが１ラス
タから順に１６ラスタまでＬＥＤパネル６０に表示さる
ことにより、ＲＤＡＴＡとＧＤＡＴＡとに基づいた２０
文字がＬＥＤパネル６０に表示される。
Ｄ表示部６１に表示を行うのに必要となるＬＥＤ表示タ
イミング信号（ＣＬＫ，ＬＡＴＣＨ，ＲＥＳＥＴ）を生
成し、ＬＥＤ表示部６１に供給する。この例の場合、Ｌ
ＥＤパネル６０の表示は図７に示されるように、横方向
に２０文字（１文字は１６ドット）、縦方向に１６ラス
タを１スキャンで表示している。すなわち、図８に示さ
れるように、ＬＥＤ表示タイミング生成部５９からのＣ
ＬＫに同期して１文字当たり１６ビットのＲＤＡＴＡと
ＧＤＡＴＡとが２０文字に対する１ラスタずつラッチ信
号に同期して、ラッチされる。これらのデータが１ラス
タから順に１６ラスタまでＬＥＤパネル６０に表示さる
ことにより、ＲＤＡＴＡとＧＤＡＴＡとに基づいた２０
文字がＬＥＤパネル６０に表示される。
【０００７】
【発明が解決しようとする課題】上述の多桁スクロール
表示装置２００がＬＥＤパネル６０に表示するのは、一
行２０文字であるが、この構成で表示桁を増やすと、Ｌ
ＥＤパネルにおいてクロックとデータの遅延、デューテ
ィの変化により信号位相差が生じ、データを正常に受信
できなくなる問題が発生する。また、上述のものと同様
な大きさの文字を２０文字より多く、例えば、１００文
字を表示したい場合がある。この場合、上述のＬＥＤパ
ネル６０と同様なＬＥＤパネルを５台繋げれば表示面積
としては充分であるが、従来と同様な方式で１００文字
を表示しようとすると、ＣＰＵ５１は、ＬＥＤパネル５
台分のＶＲＡＭをそれぞれ書き込まなければならず、従
来の１台のＬＥＤパネルを書き込む時間の５倍の時間を
必要とすることとなり、表示動作が遅くなるという問題
がある。
表示装置２００がＬＥＤパネル６０に表示するのは、一
行２０文字であるが、この構成で表示桁を増やすと、Ｌ
ＥＤパネルにおいてクロックとデータの遅延、デューテ
ィの変化により信号位相差が生じ、データを正常に受信
できなくなる問題が発生する。また、上述のものと同様
な大きさの文字を２０文字より多く、例えば、１００文
字を表示したい場合がある。この場合、上述のＬＥＤパ
ネル６０と同様なＬＥＤパネルを５台繋げれば表示面積
としては充分であるが、従来と同様な方式で１００文字
を表示しようとすると、ＣＰＵ５１は、ＬＥＤパネル５
台分のＶＲＡＭをそれぞれ書き込まなければならず、従
来の１台のＬＥＤパネルを書き込む時間の５倍の時間を
必要とすることとなり、表示動作が遅くなるという問題
がある。
【０００８】この発明は、上記の問題を解決すべくなさ
れたものであって、例えば、ＬＥＤパネルを５台繋げて
１００桁のスクロール表示を行っても、クロックとデー
タの遅延、デューティの変化により信号位相差が生じた
りせず、表示動作が遅くなることもない多桁対応の多桁
スクロール表示装置を提供することを目的とする。
れたものであって、例えば、ＬＥＤパネルを５台繋げて
１００桁のスクロール表示を行っても、クロックとデー
タの遅延、デューティの変化により信号位相差が生じた
りせず、表示動作が遅くなることもない多桁対応の多桁
スクロール表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】前述した課題を解決する
ために、この発明は、ｍ桁の表示データを格納可能なＶ
ＲＡＭをｎ個連結してなる連結ＶＲＡＭと、ｎ個の連結
ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ
桁の表示データを表示できる表示装置と、前記ＶＲＡＭ
にアクセスして表示データを書き込むことができる表示
データ書き込み手段と、前記ＶＲＡＭに読み出しアドレ
スを与えて前記ＶＲＡＭに書き込まれた表示データを繰
り返し読み出し、読み出した表示データを表示装置に表
示させるに際し、読み出し繰り返し毎に読み出しアドレ
スをシフトして、前記表示装置に表示データをスクロー
ル表示させる表示制御手段と、表示データ書き込み時
に、前記表示データ書き込み手段が連結ＶＲＡＭのそれ
ぞれにアクセスして、連結ＶＲＡＭにｍ×ｎ桁の表示デ
ータを書き込む書き込み制御手段と、表示データ読み出
し時に、表示制御手段から読み出しアドレスを受け取る
と、その読み出しアドレスと、その読み出しアドレスを
ｍ桁分ずつ順次にインクリメントしたインクリメント読
み出しアドレスとを連結ＶＲＡＭに与えてそれぞれの連
結ＶＲＡＭからｍ桁の表示データを読み出し、ｎ個の表
示装置のそれぞれに引き渡して表示データの表示をさせ
るとともに、読み出しアドレスのシフトに従って、ｎ個
の表示装置に対して、表示データのスクロール表示をさ
せるＶＲＡＭアドレスデコード手段とを有することを特
徴とするものである。
ために、この発明は、ｍ桁の表示データを格納可能なＶ
ＲＡＭをｎ個連結してなる連結ＶＲＡＭと、ｎ個の連結
ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ
桁の表示データを表示できる表示装置と、前記ＶＲＡＭ
にアクセスして表示データを書き込むことができる表示
データ書き込み手段と、前記ＶＲＡＭに読み出しアドレ
スを与えて前記ＶＲＡＭに書き込まれた表示データを繰
り返し読み出し、読み出した表示データを表示装置に表
示させるに際し、読み出し繰り返し毎に読み出しアドレ
スをシフトして、前記表示装置に表示データをスクロー
ル表示させる表示制御手段と、表示データ書き込み時
に、前記表示データ書き込み手段が連結ＶＲＡＭのそれ
ぞれにアクセスして、連結ＶＲＡＭにｍ×ｎ桁の表示デ
ータを書き込む書き込み制御手段と、表示データ読み出
し時に、表示制御手段から読み出しアドレスを受け取る
と、その読み出しアドレスと、その読み出しアドレスを
ｍ桁分ずつ順次にインクリメントしたインクリメント読
み出しアドレスとを連結ＶＲＡＭに与えてそれぞれの連
結ＶＲＡＭからｍ桁の表示データを読み出し、ｎ個の表
示装置のそれぞれに引き渡して表示データの表示をさせ
るとともに、読み出しアドレスのシフトに従って、ｎ個
の表示装置に対して、表示データのスクロール表示をさ
せるＶＲＡＭアドレスデコード手段とを有することを特
徴とするものである。
【００１０】このような構成によれば、ｍ桁の表示デー
タを読み出すことができる表示制御手段の表示データ読
み出し速度がｍ×ｎ桁（ｍ，ｎは正整数）の表示データ
を読み出すのに不十分であっても、表示制御手段がｍ桁
の表示データを読み出すための読み出しアドレスを出力
すれば、ｎ個のＶＲＡＭアドレスデコード手段が連続す
るｍ×ｎ桁の表示データをｍ桁ずつ同時に生成し、ｎ個
の連結ＶＲＡＭに与えることによって、ｎ個の表示装置
に表示させることができる。また、表示制御手段からの
スクロール表示動作に従って、ｎ個のＶＲＡＭアドレス
デコード手段がそれぞれ出力している表示データをスク
ロール表示するので、ｍ×ｎ桁の表示データのスクロー
ル表示が実行される。
タを読み出すことができる表示制御手段の表示データ読
み出し速度がｍ×ｎ桁（ｍ，ｎは正整数）の表示データ
を読み出すのに不十分であっても、表示制御手段がｍ桁
の表示データを読み出すための読み出しアドレスを出力
すれば、ｎ個のＶＲＡＭアドレスデコード手段が連続す
るｍ×ｎ桁の表示データをｍ桁ずつ同時に生成し、ｎ個
の連結ＶＲＡＭに与えることによって、ｎ個の表示装置
に表示させることができる。また、表示制御手段からの
スクロール表示動作に従って、ｎ個のＶＲＡＭアドレス
デコード手段がそれぞれ出力している表示データをスク
ロール表示するので、ｍ×ｎ桁の表示データのスクロー
ル表示が実行される。
【００１１】そして、この発明の実施の形態の多桁スク
ロール表示装置は、ｍ＝２０，ｎ＝５の場合であって、
２０桁の表示データを格納可能なＶＲＡＭと、２０桁の
表示データを表示できる表示装置と、表示データ書き込
み時には、ＶＲＡＭにアクセスして表示データを書き込
むことができる表示データ書き込み手段と、表示データ
読み出し時には、ＶＲＡＭに読み出しアドレスを与えて
ＶＲＡＭに書き込まれた表示データを繰り返し読み出
し、読み出した表示データを表示手段に表示させる場
合、読み出し繰り返し毎に読み出しアドレスをシフトし
て、表示装置に表示データをスクロール表示させること
ができる表示制御手段とを用いて、表示データの表示桁
を倍増させる多桁スクロール表示装置１００について説
明されている。
ロール表示装置は、ｍ＝２０，ｎ＝５の場合であって、
２０桁の表示データを格納可能なＶＲＡＭと、２０桁の
表示データを表示できる表示装置と、表示データ書き込
み時には、ＶＲＡＭにアクセスして表示データを書き込
むことができる表示データ書き込み手段と、表示データ
読み出し時には、ＶＲＡＭに読み出しアドレスを与えて
ＶＲＡＭに書き込まれた表示データを繰り返し読み出
し、読み出した表示データを表示手段に表示させる場
合、読み出し繰り返し毎に読み出しアドレスをシフトし
て、表示装置に表示データをスクロール表示させること
ができる表示制御手段とを用いて、表示データの表示桁
を倍増させる多桁スクロール表示装置１００について説
明されている。
【００１２】そして、それぞれが５個連結の前記ＶＲＡ
Ｍからなる５個の連結ＶＲＡＭ１６１〜１６５と、５個
の連結ＶＲＡＭ１６１〜１６５のそれぞれに対応して備
えられた５個の前記表示装置２０１，２１１；２０２，
２１２；〜；２０５，２１５と、前記表示データ書き込
み手段１１，１７と、前記表示制御手段１２，１３，１
４，１９と、表示データ書き込み時に、前記表示データ
書き込み手段が５個の連結ＶＲＡＭ１６１〜１６５のそ
れぞれに同時並行的にアクセスして、それぞれの連結Ｖ
ＲＡＭ１６１〜１６５に２０×５桁の表示データを書き
込むのを可能にさせる書き込み制御手段ＳＬ，Ｄ０，Ｒ
１〜Ｒ５と、表示データ読み出し時に、表示制御手段１
２，１３，１４，１９から読み出しアドレスを受け取る
と、その読み出しアドレスと、その読み出しアドレスを
２０桁分ずつ順次にインクリメントしたインクリメント
読み出しアドレスをそれぞれの連結ＶＲＡＭ１６１〜１
６ ５に与えてそれぞれの連結ＶＲＡＭ１６１〜１６５か
ら２０桁の表示データを読み出し、５個の表示装置のそ
れぞれに引き渡して表示データの表示をさせるととも
に、読み出しアドレスのシフトに従って、ｎ個の表示装
置に対し表示データのスクロール表示をさせる５個のＶ
ＲＡＭアドレスデコード手段ＳＬ，Ｄ１〜Ｄ５，Ｒ１〜
Ｒ５とを有する。
Ｍからなる５個の連結ＶＲＡＭ１６１〜１６５と、５個
の連結ＶＲＡＭ１６１〜１６５のそれぞれに対応して備
えられた５個の前記表示装置２０１，２１１；２０２，
２１２；〜；２０５，２１５と、前記表示データ書き込
み手段１１，１７と、前記表示制御手段１２，１３，１
４，１９と、表示データ書き込み時に、前記表示データ
書き込み手段が５個の連結ＶＲＡＭ１６１〜１６５のそ
れぞれに同時並行的にアクセスして、それぞれの連結Ｖ
ＲＡＭ１６１〜１６５に２０×５桁の表示データを書き
込むのを可能にさせる書き込み制御手段ＳＬ，Ｄ０，Ｒ
１〜Ｒ５と、表示データ読み出し時に、表示制御手段１
２，１３，１４，１９から読み出しアドレスを受け取る
と、その読み出しアドレスと、その読み出しアドレスを
２０桁分ずつ順次にインクリメントしたインクリメント
読み出しアドレスをそれぞれの連結ＶＲＡＭ１６１〜１
６ ５に与えてそれぞれの連結ＶＲＡＭ１６１〜１６５か
ら２０桁の表示データを読み出し、５個の表示装置のそ
れぞれに引き渡して表示データの表示をさせるととも
に、読み出しアドレスのシフトに従って、ｎ個の表示装
置に対し表示データのスクロール表示をさせる５個のＶ
ＲＡＭアドレスデコード手段ＳＬ，Ｄ１〜Ｄ５，Ｒ１〜
Ｒ５とを有する。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面に基づいて説明する。図１は、この発明の
多桁スクロール表示装置の実施の形態を示すブロック
図、図２は、図１のアドレス切替器を詳細に示すブロッ
ク図、図３は、図１のＶＲＡＭに書き込まれた表示デー
タ読み出し時に、図２のアドレス切替器のＶＲＡＭアド
レスデコーダが設定するウインドについて説明する図で
ある。
いて添付図面に基づいて説明する。図１は、この発明の
多桁スクロール表示装置の実施の形態を示すブロック
図、図２は、図１のアドレス切替器を詳細に示すブロッ
ク図、図３は、図１のＶＲＡＭに書き込まれた表示デー
タ読み出し時に、図２のアドレス切替器のＶＲＡＭアド
レスデコーダが設定するウインドについて説明する図で
ある。
【００１４】図１の多桁スクロール表示装置１００は、
ＣＰＵ１１と、発振器１２と、伝送用分周器１３と、画
面表示制御部１４と、アドレス切替器（ＭＰＸ）１５
と、連結ＶＲＡＭ１６１〜１６５と、バスドライバ１７
と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）１８１
〜１８５と、ＬＥＤ表示タイミング生成部１９と、ＬＥ
Ｄパネル２０１〜２０５と、ＬＥＤ表示部２１１〜２１
５とから構成され、ダイナミックスキャン方式に従って
表示を行う。この場合、以降では説明を簡略にするため
に、表示手段はＬＥＤを使用したＬＥＤパネル２０１〜
２０５に限定して行うが、実際にはこれに限定されるわ
けでなくＬＣＤやランプ等を使用してもよいことはいう
までもない。
ＣＰＵ１１と、発振器１２と、伝送用分周器１３と、画
面表示制御部１４と、アドレス切替器（ＭＰＸ）１５
と、連結ＶＲＡＭ１６１〜１６５と、バスドライバ１７
と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）１８１
〜１８５と、ＬＥＤ表示タイミング生成部１９と、ＬＥ
Ｄパネル２０１〜２０５と、ＬＥＤ表示部２１１〜２１
５とから構成され、ダイナミックスキャン方式に従って
表示を行う。この場合、以降では説明を簡略にするため
に、表示手段はＬＥＤを使用したＬＥＤパネル２０１〜
２０５に限定して行うが、実際にはこれに限定されるわ
けでなくＬＣＤやランプ等を使用してもよいことはいう
までもない。
【００１５】図１の多桁スクロール表示装置１００の場
合、ＣＰＵ１１と、発振器１２と、伝送用分周器１３
と、画面表示制御部１４と、バスドライバ１７と、ＬＥ
Ｄ表示タイミング生成部１９とは、図６のＣＰＵ５１
と、発振器５２と、伝送用分周器５３と、画面表示制御
部５４と、バスドライバ５７と、ＬＥＤ表示タイミング
生成部５９と実質的に同じものであってもよい。また、
連結ＶＲＡＭ１６１〜１６ ５と、パラレル・シリアル変
換器（Ｐ／Ｓ変換器）１８１〜１８５と、ＬＥＤパネル
２０１〜２０５とは、ＶＲＡＭ５６と、パラレル・シリ
アル変換器（Ｐ／Ｓ変換器）５８と、ＬＥＤパネル６０
と、ＬＥＤ表示部６１とを用いて構成してもよい。
合、ＣＰＵ１１と、発振器１２と、伝送用分周器１３
と、画面表示制御部１４と、バスドライバ１７と、ＬＥ
Ｄ表示タイミング生成部１９とは、図６のＣＰＵ５１
と、発振器５２と、伝送用分周器５３と、画面表示制御
部５４と、バスドライバ５７と、ＬＥＤ表示タイミング
生成部５９と実質的に同じものであってもよい。また、
連結ＶＲＡＭ１６１〜１６ ５と、パラレル・シリアル変
換器（Ｐ／Ｓ変換器）１８１〜１８５と、ＬＥＤパネル
２０１〜２０５とは、ＶＲＡＭ５６と、パラレル・シリ
アル変換器（Ｐ／Ｓ変換器）５８と、ＬＥＤパネル６０
と、ＬＥＤ表示部６１とを用いて構成してもよい。
【００１６】上述のうち連結ＶＲＡＭ１６１〜１６５の
構成について、さらに説明すると、連結ＶＲＡＭ１６１
〜１６５（以降、ＶＲＡＭ１６１〜１６５と略記する）
のそれぞれは、同じ構成をしており、それぞれは、ＶＲ
ＡＭ５６を５個連結して１００桁の表示データを保持で
きるように構成されている。以降の説明においては、理
解を容易にするために、従来と同じものであってよい部
分には、同じものを使用しているものとして説明を行
う。
構成について、さらに説明すると、連結ＶＲＡＭ１６１
〜１６５（以降、ＶＲＡＭ１６１〜１６５と略記する）
のそれぞれは、同じ構成をしており、それぞれは、ＶＲ
ＡＭ５６を５個連結して１００桁の表示データを保持で
きるように構成されている。以降の説明においては、理
解を容易にするために、従来と同じものであってよい部
分には、同じものを使用しているものとして説明を行
う。
【００１７】図１の多桁スクロール表示装置１００にお
いて、ＣＰＵ１１は、多桁スクロール表示装置１００の
各部全体を制御する。ＣＰＵ１１は、初期設定におい
て、図３に示されるように１バイト毎または１ワード毎
または１ウインド毎に表示データ“Ａ，Ｂ，〜，Ｙ（こ
れらの１文字は、それぞれ４桁の表示、例えば“Ａ＝天
気予報”を表しているものとする）をＶＲＡＭ書込アド
レスで指示することにより、データバスを制御するバス
ドライバ１７を介して、ＶＲＡＭ１６１〜１６５のそれ
ぞれに表示データ“Ａ，Ｂ，〜，Ｙ”を同時に書き込
む。
いて、ＣＰＵ１１は、多桁スクロール表示装置１００の
各部全体を制御する。ＣＰＵ１１は、初期設定におい
て、図３に示されるように１バイト毎または１ワード毎
または１ウインド毎に表示データ“Ａ，Ｂ，〜，Ｙ（こ
れらの１文字は、それぞれ４桁の表示、例えば“Ａ＝天
気予報”を表しているものとする）をＶＲＡＭ書込アド
レスで指示することにより、データバスを制御するバス
ドライバ１７を介して、ＶＲＡＭ１６１〜１６５のそれ
ぞれに表示データ“Ａ，Ｂ，〜，Ｙ”を同時に書き込
む。
【００１８】伝送用分周器１３は、発振器１２が発信す
るクロックを分周して表示データ伝送用の伝送クロック
を生成する。画面表示制御部１４は、ＬＥＤパネル２０
１〜２０５（ＬＥＤに限定されるものではない）の表示
の場合に、ＶＲＡＭ１６１〜１６５の何れか、ここでは
例えば、ＶＲＡＭ１６１（他のＶＲＡＭ１６２〜１６ ５
でもよい）において、１００桁分のデータを保持してい
るＶＲＡＭ１６１のアドレスのうち、連続した２０桁分
（ウインド）の画面表示アドレスを指示し、その２０桁
分のアドレスの全体についてウインドをスライド移動す
るように順次に１桁ずつシフトする。
るクロックを分周して表示データ伝送用の伝送クロック
を生成する。画面表示制御部１４は、ＬＥＤパネル２０
１〜２０５（ＬＥＤに限定されるものではない）の表示
の場合に、ＶＲＡＭ１６１〜１６５の何れか、ここでは
例えば、ＶＲＡＭ１６１（他のＶＲＡＭ１６２〜１６ ５
でもよい）において、１００桁分のデータを保持してい
るＶＲＡＭ１６１のアドレスのうち、連続した２０桁分
（ウインド）の画面表示アドレスを指示し、その２０桁
分のアドレスの全体についてウインドをスライド移動す
るように順次に１桁ずつシフトする。
【００１９】ＭＰＸ１５は、セレクタＳＬと、全ＶＲＡ
ＭアドレスデコーダＤ０と、ＶＲＡＭアドレスデコーダ
Ｄ１〜Ｄ５と、オア回路Ｒ１〜Ｒ５とから構成されてい
る。ＭＰＸ１５は、表示データ書き込み時に、ＣＰＵ１
１がＶＲＡＭ書込アドレスを出力すると、そのＶＲＡＭ
書込アドレスに従ってセレクタＳＬ、全ＶＲＡＭアドレ
スデコーダＤ０、オア回路Ｒ１〜Ｒ５を介して、チップ
セレクト信号ＣＳ１〜ＣＳ５をＶＲＡＭ１６１〜１６５
のそれぞれに出力して、ＶＲＡＭ１６１〜１６ ５を書き
込み可能にさせる。それとともに、ＭＰＸ１５は、受け
取ったＣＰＵ１１からのＶＲＡＭ書込アドレスをＶＲＡ
Ｍ１６１〜１６５に与えることによって、動作中にＶＲ
ＡＭ１６１〜１６５にバスドライバ１７からの１バイト
毎、または１ワード毎、または１ウインド毎の表示デー
タ“Ａ，Ｂ，〜，Ｙ”を同時並行的に書き込む。
ＭアドレスデコーダＤ０と、ＶＲＡＭアドレスデコーダ
Ｄ１〜Ｄ５と、オア回路Ｒ１〜Ｒ５とから構成されてい
る。ＭＰＸ１５は、表示データ書き込み時に、ＣＰＵ１
１がＶＲＡＭ書込アドレスを出力すると、そのＶＲＡＭ
書込アドレスに従ってセレクタＳＬ、全ＶＲＡＭアドレ
スデコーダＤ０、オア回路Ｒ１〜Ｒ５を介して、チップ
セレクト信号ＣＳ１〜ＣＳ５をＶＲＡＭ１６１〜１６５
のそれぞれに出力して、ＶＲＡＭ１６１〜１６ ５を書き
込み可能にさせる。それとともに、ＭＰＸ１５は、受け
取ったＣＰＵ１１からのＶＲＡＭ書込アドレスをＶＲＡ
Ｍ１６１〜１６５に与えることによって、動作中にＶＲ
ＡＭ１６１〜１６５にバスドライバ１７からの１バイト
毎、または１ワード毎、または１ウインド毎の表示デー
タ“Ａ，Ｂ，〜，Ｙ”を同時並行的に書き込む。
【００２０】また、ＭＰＸ１５は、上述のようにＶＲＡ
Ｍ１６１〜１６５に書き込まれた１００桁の表示データ
“Ａ，Ｂ，〜，Ｙ”をスクロール表示する場合、画面表
示制御部１４からＶＲＡＭ１６１に対する２０桁分の画
面表示アドレスを受け取る。そこで、ＭＰＸ１５は、受
け取った画面表示アドレスを直接ＶＲＡＭ１６１〜１６
５のそれぞれに与えるとともに、セレクタＳＬを介して
ＶＲＡＭアドレスデコーダＤ１〜Ｄ５に与える。ＶＲＡ
ＭアドレスデコーダＤ１〜Ｄ５は、ＭＰＸ１５が直接Ｖ
ＲＡＭ１６１〜１６５のそれぞれに与えたアドレスを用
いてアドレスのインクリメントを開始すべきスタートア
ドレスをチップセレクト信号ＣＳ１〜ＣＳ５としてオア
回路Ｒ１〜Ｒ５を介してＶＲＡＭ１６１〜１６５に与え
る。すなわち、図３に示されるように、ＶＲＡＭアドレ
スデコーダＤ１〜Ｄ５は、ウインドＷ１〜Ｗ５のそれぞ
れのスタートアドレスを指示し、ＶＲＡＭ１６１〜１６
５に直接与えられるアドレスは、それぞれに与えられた
スタートアドレスから開始し、それぞれのウインド内の
２０桁分の表示データの読み出しを行う。
Ｍ１６１〜１６５に書き込まれた１００桁の表示データ
“Ａ，Ｂ，〜，Ｙ”をスクロール表示する場合、画面表
示制御部１４からＶＲＡＭ１６１に対する２０桁分の画
面表示アドレスを受け取る。そこで、ＭＰＸ１５は、受
け取った画面表示アドレスを直接ＶＲＡＭ１６１〜１６
５のそれぞれに与えるとともに、セレクタＳＬを介して
ＶＲＡＭアドレスデコーダＤ１〜Ｄ５に与える。ＶＲＡ
ＭアドレスデコーダＤ１〜Ｄ５は、ＭＰＸ１５が直接Ｖ
ＲＡＭ１６１〜１６５のそれぞれに与えたアドレスを用
いてアドレスのインクリメントを開始すべきスタートア
ドレスをチップセレクト信号ＣＳ１〜ＣＳ５としてオア
回路Ｒ１〜Ｒ５を介してＶＲＡＭ１６１〜１６５に与え
る。すなわち、図３に示されるように、ＶＲＡＭアドレ
スデコーダＤ１〜Ｄ５は、ウインドＷ１〜Ｗ５のそれぞ
れのスタートアドレスを指示し、ＶＲＡＭ１６１〜１６
５に直接与えられるアドレスは、それぞれに与えられた
スタートアドレスから開始し、それぞれのウインド内の
２０桁分の表示データの読み出しを行う。
【００２１】ＶＲＡＭ１６１〜１６５からそれぞれ読み
出された表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,
O；P,Q,R,S,T；U,V,W,X,Yの各組は、それぞれＰ／Ｓ変
換器１８１〜１８５に渡され、パラレルデータからシリ
アルデータに変換され、それぞれＬＥＤ表示部２１１〜
２１５に渡され、ＬＥＤパネル２０１〜２０５に表示さ
れる。最初のＬＥＤパネル２０１〜２０５への表示は、
例えば、図３の（ｃ）のごとくである。このような表示
が終わると、スタートアドレスは、順次に１桁分ずつシ
フトされて同様な表示がなされることによりスクロール
表示が行われる。
出された表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,
O；P,Q,R,S,T；U,V,W,X,Yの各組は、それぞれＰ／Ｓ変
換器１８１〜１８５に渡され、パラレルデータからシリ
アルデータに変換され、それぞれＬＥＤ表示部２１１〜
２１５に渡され、ＬＥＤパネル２０１〜２０５に表示さ
れる。最初のＬＥＤパネル２０１〜２０５への表示は、
例えば、図３の（ｃ）のごとくである。このような表示
が終わると、スタートアドレスは、順次に１桁分ずつシ
フトされて同様な表示がなされることによりスクロール
表示が行われる。
【００２２】例えば、４桁分のシフトが完了し５桁目へ
のシフトが行われたのを示しているのが図３（ｂ）であ
る。この場合、図３（ｂ）のウィンドＷ１〜Ｗ５は、図
３（ａ）の場合に比較して４桁分ずらされている。すな
わち、表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；
P,Q,R,S,T；U,V,W,X,Yは、図３（ｃ）に示されるように
矢印ＤＤの方向に４桁分スクロール表示されたことにな
る。
のシフトが行われたのを示しているのが図３（ｂ）であ
る。この場合、図３（ｂ）のウィンドＷ１〜Ｗ５は、図
３（ａ）の場合に比較して４桁分ずらされている。すな
わち、表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；
P,Q,R,S,T；U,V,W,X,Yは、図３（ｃ）に示されるように
矢印ＤＤの方向に４桁分スクロール表示されたことにな
る。
【００２３】上述したように、図３（ｂ）の場合、
“Ａ”の部分は、ＬＥＤパネル２０１〜２０５に表示さ
れないこととなるが、ウィンドＷ１〜Ｗ５が図３（ａ）
に示される領域から外れた場合には、最初のアドレス
（“Ａ”のアドレス）に戻るように設定すれば、表示デ
ータA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,
V,W,X,Yは、ＬＥＤパネル２０１〜２０５に繰り返し表
示されることとなる。なお、上述の動作の期間におい
て、ＬＥＤ表示タイミング生成部１９の出力は、図６の
従来のＬＥＤ表示タイミング生成部５９の出力と同様で
あり、ＬＥＤ表示部２１ １〜２１５に並列に与えられ
る。
“Ａ”の部分は、ＬＥＤパネル２０１〜２０５に表示さ
れないこととなるが、ウィンドＷ１〜Ｗ５が図３（ａ）
に示される領域から外れた場合には、最初のアドレス
（“Ａ”のアドレス）に戻るように設定すれば、表示デ
ータA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,
V,W,X,Yは、ＬＥＤパネル２０１〜２０５に繰り返し表
示されることとなる。なお、上述の動作の期間におい
て、ＬＥＤ表示タイミング生成部１９の出力は、図６の
従来のＬＥＤ表示タイミング生成部５９の出力と同様で
あり、ＬＥＤ表示部２１ １〜２１５に並列に与えられ
る。
【００２４】このように、図１の多桁スクロール表示装
置１００は、２０桁の表示データを読み出し表示できる
画面表示制御部１４を用いて、１００桁の表示データを
読み出し表示できる。すなわち、画面表示制御部１４の
表示データ読み出し速度が２０×５桁の表示データを読
み出すのに不十分であっても、画面表示制御部１４が２
０桁の表示データを読み出すための読み出しアドレスを
出力すれば、５個のＶＲＡＭアドレスデコーダＤ１〜Ｄ
５が連続する２０×５桁の表示データのアドレスを２０
桁ずつ同時に出力させ、５個の連結ＶＲＡＭに与えるこ
とによって、２０桁ずつの表示データを５個の表示装置
に表示させることができ、さらに、画面表示制御部１４
からのスクロール表示動作に従って、５個のＶＲＡＭア
ドレスデコード手段がそれぞれ出力している表示データ
をスクロール表示するので、２０×５桁の表示データの
スクロール表示を実行できる。
置１００は、２０桁の表示データを読み出し表示できる
画面表示制御部１４を用いて、１００桁の表示データを
読み出し表示できる。すなわち、画面表示制御部１４の
表示データ読み出し速度が２０×５桁の表示データを読
み出すのに不十分であっても、画面表示制御部１４が２
０桁の表示データを読み出すための読み出しアドレスを
出力すれば、５個のＶＲＡＭアドレスデコーダＤ１〜Ｄ
５が連続する２０×５桁の表示データのアドレスを２０
桁ずつ同時に出力させ、５個の連結ＶＲＡＭに与えるこ
とによって、２０桁ずつの表示データを５個の表示装置
に表示させることができ、さらに、画面表示制御部１４
からのスクロール表示動作に従って、５個のＶＲＡＭア
ドレスデコード手段がそれぞれ出力している表示データ
をスクロール表示するので、２０×５桁の表示データの
スクロール表示を実行できる。
【００２５】上述の多桁スクロール表示装置を実際に使
用した典型的な例を示しているが図４および図５であ
る。図４の多桁スクロール表示装置の使用例において
は、部屋の内壁のそれぞれにＬＥＤパネルＬＰ１〜ＬＰ
４を配置している。したがって、部屋の床に立った人
は、周囲の壁の全面に配置されたＬＥＤパネルＬＰ１〜
ＬＰ４上でスクロールされ、回転する表示を観察するこ
とができる。
用した典型的な例を示しているが図４および図５であ
る。図４の多桁スクロール表示装置の使用例において
は、部屋の内壁のそれぞれにＬＥＤパネルＬＰ１〜ＬＰ
４を配置している。したがって、部屋の床に立った人
は、周囲の壁の全面に配置されたＬＥＤパネルＬＰ１〜
ＬＰ４上でスクロールされ、回転する表示を観察するこ
とができる。
【００２６】また、図５の多桁スクロール表示装置の使
用例は、図１の多桁スクロール表示装置１００を実質的
に２組使用しているものである。すなわち、ＬＥＤパネ
ルＰ１〜Ｐ５を外向きに円筒形に配置し、ＬＥＤパネル
Ｐ１〜Ｐ５のそれぞれに対応してＬＥＤパネルＱ１〜Ｑ
５を内向きに円筒形に配置している。したがって、円筒
形に配置されたＬＥＤパネルＰ１〜Ｐ５；Ｑ１〜Ｑ５の
内外にいる人は、それぞれＬＥＤパネルＰ１〜Ｐ５；Ｑ
１〜Ｑ５のスクロールされ、回転する表示を見ることが
できる。このような配置は、従業員が内側で表示のため
の作業をしなければならず、外側では人々が同時にその
表示を観察する必要がある場合などに適している。
用例は、図１の多桁スクロール表示装置１００を実質的
に２組使用しているものである。すなわち、ＬＥＤパネ
ルＰ１〜Ｐ５を外向きに円筒形に配置し、ＬＥＤパネル
Ｐ１〜Ｐ５のそれぞれに対応してＬＥＤパネルＱ１〜Ｑ
５を内向きに円筒形に配置している。したがって、円筒
形に配置されたＬＥＤパネルＰ１〜Ｐ５；Ｑ１〜Ｑ５の
内外にいる人は、それぞれＬＥＤパネルＰ１〜Ｐ５；Ｑ
１〜Ｑ５のスクロールされ、回転する表示を見ることが
できる。このような配置は、従業員が内側で表示のため
の作業をしなければならず、外側では人々が同時にその
表示を観察する必要がある場合などに適している。
【００２７】
【発明の効果】この発明の多桁スクロール表示装置は、
以上において詳述したように構成されているので、ｍ桁
の表示データを読み出すことができる表示制御手段の表
示データ読み出し速度がｍ×ｎ桁の表示データを読み出
すのに不十分であっても、表示制御手段がｍ桁の表示デ
ータを読み出すための読み出しアドレスを出力すれば、
ｎ個のＶＲＡＭアドレスデコード手段が連続するｍ×ｎ
桁の表示データをｍ桁ずつ同時に生成し、ｎ個の連結Ｖ
ＲＡＭに与えることによって、ｎ個の表示装置に表示さ
せることができ、さらに、表示制御手段からのスクロー
ル表示動作に従って、ｎ個のＶＲＡＭアドレスデコード
手段がそれぞれ出力している表示データをスクロール表
示するので、ｍ×ｎ桁の表示データのスクロール表示を
実行できるという効果がある。
以上において詳述したように構成されているので、ｍ桁
の表示データを読み出すことができる表示制御手段の表
示データ読み出し速度がｍ×ｎ桁の表示データを読み出
すのに不十分であっても、表示制御手段がｍ桁の表示デ
ータを読み出すための読み出しアドレスを出力すれば、
ｎ個のＶＲＡＭアドレスデコード手段が連続するｍ×ｎ
桁の表示データをｍ桁ずつ同時に生成し、ｎ個の連結Ｖ
ＲＡＭに与えることによって、ｎ個の表示装置に表示さ
せることができ、さらに、表示制御手段からのスクロー
ル表示動作に従って、ｎ個のＶＲＡＭアドレスデコード
手段がそれぞれ出力している表示データをスクロール表
示するので、ｍ×ｎ桁の表示データのスクロール表示を
実行できるという効果がある。
【図１】この発明の多桁スクロール表示装置の実施の形
態の構成を示すブロック図である。
態の構成を示すブロック図である。
【図２】図１のアドレス切替器を詳細に示すブロック図
である。
である。
【図３】（ａ），（ｂ），（ｃ）は、図１のＶＲＡＭに
書き込まれた表示データの読み出し時に、図２のアドレ
ス切替器のＶＲＡＭアドレスデコーダが設定するウイン
ドについて説明する図である。
書き込まれた表示データの読み出し時に、図２のアドレ
ス切替器のＶＲＡＭアドレスデコーダが設定するウイン
ドについて説明する図である。
【図４】部屋の内壁に４枚のＬＥＤパネルを配置した図
１の多桁スクロール表示装置の使用例を示す図である。
１の多桁スクロール表示装置の使用例を示す図である。
【図５】内外にそれぞれ５枚のＬＥＤパネルを筒型にな
るように配置した図１の多桁スクロール表示装置の使用
例を示す図である。
るように配置した図１の多桁スクロール表示装置の使用
例を示す図である。
【図６】多桁スクロール表示装置の従来例を示すブロッ
ク図である。
ク図である。
【図７】図６の多桁スクロール表示装置によって表示が
行われるＬＥＤパネル上の表示を示す図である。
行われるＬＥＤパネル上の表示を示す図である。
【図８】図６の多桁スクロール表示装置の表示に係わる
各種信号を示すタイムチャートである。
各種信号を示すタイムチャートである。
１００ 多桁スクロール表示装置 １１ ＣＰＵ １２ 発振器 １３ 伝送用分周器 １４ 画面表示制御部 １５ アドレス切替器（ＭＰＸ） １６１〜１６５ ＶＲＡＭ １７ バスドライバ １８１〜１８５ Ｐ／Ｓ変換器 １９ ＬＥＤ表示タイミング生成部 ２０１〜２０５，ＬＰ１〜ＬＰ４，Ｐ１〜Ｐ５，Ｑ１〜
Ｑ５ ＬＥＤパネル ２１１〜２１５ ＬＥＤ表示部 ＳＬ セレクタ Ｄ０ 全ＶＲＡＭアドレスデコーダ Ｄ１〜Ｄ５ ＶＲＡＭアドレスデコーダ Ｒ１〜Ｒ５ オア回路
Ｑ５ ＬＥＤパネル ２１１〜２１５ ＬＥＤ表示部 ＳＬ セレクタ Ｄ０ 全ＶＲＡＭアドレスデコーダ Ｄ１〜Ｄ５ ＶＲＡＭアドレスデコーダ Ｒ１〜Ｒ５ オア回路
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/32 Ｇ０９Ｇ 3/32 Ａ 5/00 ５５０ 5/00 ５５０Ｍ (72)発明者 武地 永次 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5B069 BC02 CA07 KA02 5C080 AA07 BB05 DD02 DD08 EE04 JJ01 JJ02 JJ04 JJ05 JJ06 5C082 CA72 DA76 MM02 5E501 AA01 BA01 BA03 CA04 CA05 FB32
Claims (1)
- 【請求項１】 ｍ桁の表示データを格納可能なＶＲＡＭ
をｎ個連結してなる連結ＶＲＡＭと、 ｎ個の連結ＶＲＡＭのそれぞれに対応して設けられ、そ
れぞれがｍ桁の表示データを表示できる表示装置と、 前記ＶＲＡＭにアクセスして表示データを書き込むこと
ができる表示データ書き込み手段と、 前記ＶＲＡＭに読み出しアドレスを与えて前記ＶＲＡＭ
に書き込まれた表示データを繰り返し読み出し、読み出
した表示データを表示装置に表示させるに際し、読み出
し繰り返し毎に読み出しアドレスをシフトして、前記表
示装置に表示データをスクロール表示させる表示制御手
段と、 表示データ書き込み時に、前記表示データ書き込み手段
が連結ＶＲＡＭのそれぞれにアクセスして、連結ＶＲＡ
Ｍにｍ×ｎ桁の表示データを書き込む書き込み制御手段
と、 表示データ読み出し時に、表示制御手段から読み出しア
ドレスを受け取ると、その読み出しアドレスと、その読
み出しアドレスをｍ桁分ずつ順次にインクリメントした
インクリメント読み出しアドレスとを連結ＶＲＡＭに与
えてそれぞれの連結ＶＲＡＭからｍ桁の表示データを読
み出し、ｎ個の表示装置のそれぞれに引き渡して表示デ
ータの表示をさせるとともに、読み出しアドレスのシフ
トに従って、ｎ個の表示装置に対して、表示データのス
クロール表示をさせるＶＲＡＭアドレスデコード手段と
を有することを特徴とする多桁スクロール表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089671A JP4034494B2 (ja) | 2000-03-28 | 2000-03-28 | 多桁スクロール表示装置及び多桁スクロール表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089671A JP4034494B2 (ja) | 2000-03-28 | 2000-03-28 | 多桁スクロール表示装置及び多桁スクロール表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001282177A true JP2001282177A (ja) | 2001-10-12 |
| JP4034494B2 JP4034494B2 (ja) | 2008-01-16 |
Family
ID=18605396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089671A Expired - Fee Related JP4034494B2 (ja) | 2000-03-28 | 2000-03-28 | 多桁スクロール表示装置及び多桁スクロール表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4034494B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005202155A (ja) * | 2004-01-15 | 2005-07-28 | Sony Corp | 映像表示装置及び映像表示方法 |
| JP2015200701A (ja) * | 2014-04-04 | 2015-11-12 | シャープ株式会社 | マルチディスプレイシステムおよびマルチディスプレイ視認システム |
| JP2016110488A (ja) * | 2014-12-09 | 2016-06-20 | シャープ株式会社 | 表示システム、及び、表示方法 |
| JP2019023932A (ja) * | 2018-11-07 | 2019-02-14 | シャープ株式会社 | 表示システム、及び、表示方法 |
| JP2021026182A (ja) * | 2019-08-08 | 2021-02-22 | 日本信号株式会社 | 表示装置 |
-
2000
- 2000-03-28 JP JP2000089671A patent/JP4034494B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005202155A (ja) * | 2004-01-15 | 2005-07-28 | Sony Corp | 映像表示装置及び映像表示方法 |
| JP4725764B2 (ja) * | 2004-01-15 | 2011-07-13 | ソニー株式会社 | 映像表示装置及び映像表示方法 |
| JP2015200701A (ja) * | 2014-04-04 | 2015-11-12 | シャープ株式会社 | マルチディスプレイシステムおよびマルチディスプレイ視認システム |
| JP2016110488A (ja) * | 2014-12-09 | 2016-06-20 | シャープ株式会社 | 表示システム、及び、表示方法 |
| JP2019023932A (ja) * | 2018-11-07 | 2019-02-14 | シャープ株式会社 | 表示システム、及び、表示方法 |
| JP2021026182A (ja) * | 2019-08-08 | 2021-02-22 | 日本信号株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4034494B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| KR100236333B1 (ko) | 액정표시장치의 데이터 구동 장치 및 구동 방법 | |
| JP2002032064A (ja) | 液晶表示装置及びその駆動方法 | |
| JPS602669B2 (ja) | 画面表示装置 | |
| JP2001282177A (ja) | 多桁スクロール表示装置 | |
| KR100516065B1 (ko) | 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법 | |
| JPH10293554A (ja) | 表示ユニットのアドレス設定方式および方法 | |
| JPH0628423B2 (ja) | 画像表示装置 | |
| KR900006290B1 (ko) | Crt 표시제어장치 | |
| JPH04190285A (ja) | 表示装置 | |
| KR100234722B1 (ko) | 씨알티 콘트롤러의 스캔라인 확장 회로 | |
| JP2001282186A (ja) | Ｌｅｄ表示装置 | |
| JPH03153294A (ja) | 液晶表示装置 | |
| SU1525727A1 (ru) | Устройство дл отображени информации | |
| KR960000276B1 (ko) | 비디오 신호 프레임 변환장치 | |
| JPS5876880A (ja) | デイスプレイ装置 | |
| JPH0445479A (ja) | 螢光表示器の表示制御装置 | |
| KR19990047601A (ko) | 직렬연결 led의 잔상표시판 및 이를 위한 led 점등방법 | |
| JPS6374096A (ja) | プラズマデイスプレイ装置 | |
| JP2000047640A (ja) | Ｌｅｄ表示器 | |
| JPS59121091A (ja) | 表示装置 | |
| JPH0490591A (ja) | カラー液晶端末装置 | |
| JPS59113485A (ja) | 表示制御方式 | |
| JPH0816148A (ja) | 表示データ作成方法 | |
| JPS61179489A (ja) | デイスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |