KR950001541A - 고성능 3차원 그래픽 가속기의 아키텍쳐 - Google Patents

Abstract

시스템의 여러 제약을 극복함으로써 상대적으로 낮은 가격에서 고성능을 구현하는 그래픽 가속기가 개시된다. 이 그래픽 가속기는 상이한 기하 입력 데이타 포맷을 표준 포맷으로 변환하는 커맨드 프리프로세서, 3차원 그래픽 기능을 수행하는데 적합한 한 세트의 부동 소수점 처리기, 그리고 삼각형의 분리된 부분에 대해서 에지워킹과 주사 보간 렌더링 기능을 동시에 수행하는 한 세트의 드로 프로세서로 구성된다.

Description

고성능 3차원 그래픽 가속기의 아키텍쳐

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 호스트 프로세서, 메모리 서브시스템, 그래픽 가속기, 그리고 표시장치를 포함하는 컴퓨터 시스템의 블록도이다.

Claims (17)

1. 호스트 버스를 통하여 입력 정점 패킷과 직접 포트 데이타를 액세스하고, 다음의 파이프라인, 즉 미리 규정된 정점 포맷에 따라서 입력 정점 패킷을 재포맷된 정점 패킷으로 재포맷하고, 재포맷된 정점 패킷을 기하 출력 패킷으로 조립하고 부동소수점 버스를 통하여 그 기하 출력 패킷을 전송하는 3차원 기하 파이프라인과 드로 버스를 통하여 직접 포트 데이타를 전송하는 직접 포트 파이프라인을 구비하는 커맨드 프리프로세서 : 부동 소수점 버스를 통하여 통신하도록 접속되어 있으며, 그 부동 소수점 버스를 통하여 기하 출력 패킷을 수신하고 드로 패킷을 발생하고 드로 버스를 통하여 기하 객체를 규정하는 매개변수를 포함하는 드로 패킷을 전송하는 적어도 하나의 부동 소수점처리기 : 각기 기하 객체에 대응하는 에지워킹과 주사보간 기능을 수행함으로써 그 기하 객체에 대응하는 픽셀의 서브세트를 렌더링하는 다수의 드로 프로세서 : 드로 프로세서들 중의 하나로부터 각기 픽셀의 서비세트를 수신하는 다수의 인터리브 뱅크로 이루어지는 플레임 버퍼로 구성되는 것을 특징으로 하는 그래픽 가속기.
2. 제 1 항에 있어서, 상기 커맨드 프리프로세서는 호스트 버스를 통하여 직접 메모리 액세스 프로토콜에 따라서 입력 정점 패킷을 액세스하는 것을 특징으로 하는 그래픽 가속기.
3. 제 2 항에 있어서, 상기 커맨드 프리프로세서는 호스트 버스를 통하여 가상 메모리 포인터를 수신하고, 기하 데이타를 판독하기 위하여 가상 메모리 포인터를 물리적 메모리 포인터로 전환하고, 이때 상기 가상 메모리 포인터는 메모리 서브시스템에서 입력 정점 패킷을 포함하는 기하 데이타 어레이를 지정하는 것을 특징으로 하는 그래픽 가속기.
4. 제 1 항에 있어서, 상기 커맨드 프리프로세서는 호스트 버스를 통하여 프로그램된 입/출력 통신 프로토콜에 따라서 입력 정점 패킷을 액세스하는 것을 특징으로 하는 그래픽 가속기.
5. 제 1 항에 있어서, 상기 부동 소수점 처리기는 부동 소수점 버스를 통하여 기하 출력 패킷을 수신하는 다중 엔트리 입력 버퍼로 이루어지고, 부동 소수점 버스를 통하여 입력 버퍼의 엔트리가 이용가능한지 아닌지를 표시하는 버퍼 상태 신호를 커맨드 프리프로세서로 전송하는 것을 특징으로 하는 그래픽 가속기.
6. 제 1 항에 있어서, 상기 부동 소수점 처리기는 드로 패킷을 홀드하는 출력 버퍼로 이루어지고, 드로 버스를 통하여 출력 버퍼로 하여금 드로 버스를 통하여 드로 패킷을 전송하도록 하는 제어 신호를 커맨드 프로프로세서로부터 수신하는 것을 특징으로 하는 그래픽 가속기.
7. 제 1 항에 있어서, 상기 드로 프로세서는 한 세트의 5개 드로 프로세서로 이루어짐으로써 각각의 드로 프로세서는 기하 객체에 따라서 주사 라인당 매 5번째 픽셀을 렌더링하는 것을 특징으로 하는 그래픽 가속기.
8. 제 7 항에 있어서, 상기 플레임 버퍼는 한 세트의 5개 인터리브드 비디오 랜덤 액세스 메모리(VRAM) 뱅크로 이루어지는 것을 특징으로 하는 그래픽 가속기.
9. 제 8 항에 있어서, 각각의 드로 프로세서는 플레임 버퍼의 분리된 인터리브 VRAM 뱅크를 액세스하는 메모리 회로로 이루어지는 것을 특징으로 하는 그래픽 가속기.
10. 호스트 버스를 통하여 입력 정점 패킷을 액세스하고, 미리 규정된 정점 포맷에 따라서 그 입력 정점 패킷을 재포맷된 정점 패킷으로 재포맷하는 단계 : 재포맷된 정점 패킷을 기하 출력 패킷으로 조립하고 부동 소수점 버스를 통하여 그 기하 출력 패킷을 전송하는 단계 : 부동 소수점 버스를 통하여 재포맷된 정점 패킷을 수신하고, 기하 객체를 규정하는 매개변수를 포함하는 드로 패킷을 발생하는 단계 : 드로 버스를 통하여 드로 패킷을 전송하는 단계 : 드로 버스를 통하여 드로 패킷을 수신하고, 기하 객체에 따라서 에지워킹과 주사보간 기능을 수행함으로써 그 기하 객체에 대응하는 픽셀의 서브세트가 렌더링되는 단계 : 그 픽셀의 서브세트를 인터리브드 플레임 버퍼의 인터리브 뱅크로 전송하는 단계로 구성되는 것을 특징으로 하는 기하 객체를 렌더링 하는 방법.
11. 제10항에 있어서, 호스트 버스를 통하여 입력 정점 패킷을 액세스하는 상기 단계는 호스트 버스를 통하여 직접 메모리 액세스 프로토콜에 따라서 입력 정점 패킷을 액세스하는 단계로 이루어지는 것을 특징으로 하는 방법.
12. 제11항에 있어서, 호스트 버스를 통하여 입력 정점 패킷을 액세스하는 상기 단계는, 호스트 버스를 통하여 메모리 서브시스템에서 입력 정점 패킷을 포함하는 기하 데이타 어레이를 지정하는 가상 메모리 포인터를 수신하는 단계 : 그 가상 메모리 포인터를 물리적 메모리 포인터로 변환하는 단계 : 그 물리적 메모리 포인터에 따라서 호스트 버스를 통하여 기하 데이타 어레이를 판독하는 단계로 이루어지는 것을 특징으로 하는 방법.
13. 제10항에 있어서, 호스트 버스를 통하여 입력 정점 패킷을 액세스하는 단계는 호스트 버스를 통하여 프로그램된 입/출력 통신 프로토콜에 따라서 입력 정점 패킷을 액세스하는 단계로 이루어지는 것을 특징으로 하는 방법.
14. 제10항에 있어서, 부동 소수점 버스를 통하여 기하 출력 패킷을 전송하는 단계는, 부동 소수점 버스를 통하여 입력 버퍼내의 엔트리가 이용가능한지를 표시하는 버퍼상태 신호를 감지하는 단계 : 만약 입력 버퍼가 이용가능하다면 부동 소수점 버스를 통하여 기하 출력 패킷을 입력 버퍼로 전송하는 단계로 이루어지는 것을 특징으로 하는 방법.
15. 제10항에 있어서, 드로 버스를 통하여 드로 패킷을 전송하는 단계는, 드로 버스를 통하여 제어신호를 감지하는 단계 : 만약 그 제어신호가 감지되면 드로 버스를 통하여 드로 패킷을 전송하는 단계로 이루어지는 것을 특징으로 하는 방법.
16. 제10항에 있어서, 픽셀의 서브세트는 3차원 삼각형에 대응하는 주사라인당 매 5번째 픽셀로 이루어진 것을 특징으로 하는 방법.
17. 제16항에 있어서, 플레임 버퍼는 한 세트의 5개 인터리브드 비디오 랜덤 액세스 메모리(VRAM) 뱅크로 이루어지는 것을 특징으로 하는 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.