KR940025187A - 동기형회로 - Google Patents

동기형회로

Info

Publication number
KR940025187A
KR940025187A KR1019940008711A KR19940008711A KR940025187A KR 940025187 A KR940025187 A KR 940025187A KR 1019940008711 A KR1019940008711 A KR 1019940008711A KR 19940008711 A KR19940008711 A KR 19940008711A KR 940025187 A KR940025187 A KR 940025187A
Authority
KR
South Korea
Prior art keywords
clock
circuit
clock signal
pair
phase
Prior art date
Application number
KR1019940008711A
Other languages
English (en)
Other versions
KR100297242B1 (ko
Inventor
히로시 사토
가추노리 세노
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940025187A publication Critical patent/KR940025187A/ko
Application granted granted Critical
Publication of KR100297242B1 publication Critical patent/KR100297242B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/1508—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of delay lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명의 목적은 클럭라인을 전송하는 클럭신호의 신호지연이 있어도, 동위상의 클럭신호를 형성할 수 있도록 하는데 있다.
그 구성은 공통의 클럭라인에서 도출되는 클럭신호에 의거해서 회로소자를 동기하여 동작시키는 동기형회로에 있어서, 도중에서 되풀이되고 있는 한쌍의 클럭라인(La,Lb)과, 이들 한쌍의 클럭라인(La,Lb)의 되풀이 하는 점(PO)에서 보다 등거리에 있는 한쌍의 클럭라인(La,Lb)상의 임의의 점에서 얻어지는 위상이 다른 2개의 클럭신호(CLK1,CLK6), (CLK2,CLK5), (CLK3,CLK4)에 의거해서 이들 2개의 클럭신호의 중간 위상을 가지는 클럭신호(CLK0)를 발생하는 수단(M1~M3)을 갖춘다. 되풀이 되는 점(PO)에서 등거리에 있는 위상이 다른 2개의 클럭신호를 이용하고 있으므로, 3개의 클럭신호(CLK0)는 모두 동상이 되는 구성으로 된다.

Description

동기형회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 제 1실시예를 나타내는 블록도이다, 제 2도는 스큐를 설명하는 도면이다, 제 3도는 중간위상 발생회로의 구성을 나타내는 회로도이다.

Claims (4)

  1. 공통의 클럭라인에서 도출되는 클럭신호에 의거해서 회로소자를 동기하여 동작시키는 동기형회로에 있어서, 도중에서 되풀이 되어 있는 한 쌍의 클럭라인과, 상기 한쌍의 클럭라인의 되풀이 되는 점에서 보아 등거리에 있는 상기 한쌍의 클럭라인상의 임의의 점에서 얻어지는 위상이 다른 2개의 클럭신호에 의거해서 상기 2개의 클럭신호의 중간의 위상을 가지는 클럭신호를 발생하는 수단을 포함하여 구성된 것을 특징으로 하는 동기형 회로.
  2. 제 1항에 있어서, 상기 중간위상 발생수단은 제 1적분회로와 제 2적분회로와 양적분회로의 출력전압을 비교하는 비교기를 이루며, 상기 적분회로의 한편의 출력 전압이 다른편의 출력전압보다도 높을 때에 소정 듀티비의 클럭신호가 출력되도록 구성된 것을 특징으로 하는 동기형회로.
  3. 제 2항에 있어서, 상기 적분회로는 상기 적분회로의 출력단자에 설치되어있는 DC성분의 검출기와, 상기 DC성분의 검출기의 출력위상을 반전하는 동시에 증폭하는 반전엠프와, 상기 반전엠프의 출력을 상기 적분회로의 입력측에 피이드백 하는 경로를 포함하고, 임의 듀티비의 클럭신호를 형성하도록 구성된 것을 특징으로 하는 동기형 회로.
  4. 공통의 클럭라인에서 도출되는 클럭신호에 의거해서 회로소자를 동기하여 동작시키는 동기형회로에 있어서, 도중에서 되풀이 되고 있는 한쌍의 클럭라인과, 상기 한쌍의 클럭라인의 되풀이 되는 점에서 보아 등거리에 있는 상기 한쌍의 클럭라인상의 임의의 점에서 얻어지는 위상이 다른 2개의 클럭신호에 의거해서 상기 2개의 클럭신호의 중간위상을 가지는 클럭신호를 발생하는 수단과, 이 중간위상 발생회로에서 출력된 클럭신호의 위상을 외부클럭신호의 위상에 맞추기 위해 상기 중간위상 발생회로와 클럭라인간에 설치된 PLL을 포함하여 구성된 것을 특징으로 하는 동기형 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940008711A 1993-04-28 1994-04-25 동기형회로 KR100297242B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10248693A JP3194314B2 (ja) 1993-04-28 1993-04-28 同期型回路
JP93-102486 1993-04-28

Publications (2)

Publication Number Publication Date
KR940025187A true KR940025187A (ko) 1994-11-19
KR100297242B1 KR100297242B1 (ko) 2001-10-24

Family

ID=14328774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008711A KR100297242B1 (ko) 1993-04-28 1994-04-25 동기형회로

Country Status (3)

Country Link
US (1) US5528187A (ko)
JP (1) JP3194314B2 (ko)
KR (1) KR100297242B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9411602D0 (en) * 1994-06-09 1994-08-03 Inmos Ltd Pulse generation
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
JP3271738B2 (ja) * 1995-12-27 2002-04-08 株式会社沖データ データ転送装置
JPH10126230A (ja) * 1996-10-13 1998-05-15 Nippon Steel Corp 信号入力回路
JP3050162B2 (ja) * 1997-04-04 2000-06-12 日本電気株式会社 狭撃型同期式遅延回路
KR100284741B1 (ko) * 1998-12-18 2001-03-15 윤종용 로컬클럭 신호 발생회로 및 방법, 내부클럭신호 발생회로 및방법,이를 이용한 반도체 메모리 장치
US6426984B1 (en) * 1999-05-07 2002-07-30 Rambus Incorporated Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles
US6647506B1 (en) 1999-11-30 2003-11-11 Integrated Memory Logic, Inc. Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
JP3498069B2 (ja) 2000-04-27 2004-02-16 Ｎｅｃエレクトロニクス株式会社 クロック制御回路および方法
US6340905B1 (en) * 2000-06-19 2002-01-22 Lsi Logic Corporation Dynamically minimizing clock tree skew in an integrated circuit
US6968024B1 (en) * 2000-08-01 2005-11-22 Rambus Inc. Apparatus and method for operating a master-slave system with a clock signal and a separate phase signal
US6563358B1 (en) * 2000-09-20 2003-05-13 Nortel Networks Limited Technique for distributing common phase clock signals
US6559701B1 (en) * 2001-06-26 2003-05-06 Lsi Logic Corporation Method to reduce power bus transients in synchronous integrated circuits
JP3542574B2 (ja) * 2001-08-28 2004-07-14 Ｎｅｃマイクロシステム株式会社 システムクロック同期化回路
JP3476453B1 (ja) * 2002-06-28 2003-12-10 沖電気工業株式会社 クロック信号供給回路
WO2005050231A1 (ja) * 2003-11-20 2005-06-02 Advantest Corporation タイミングコンパレータ、データサンプリング装置、及び試験装置
WO2009015086A2 (en) 2007-07-20 2009-01-29 Blue Danube Labs Inc Method and system for multi-point signal generation with phase synchronized local carriers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2526250B1 (fr) * 1982-04-30 1988-05-13 Labo Electronique Physique Procede de calage temporel automatique de stations dans un systeme de transmission par multiplex et de traitement de donnees
EP0198932B1 (en) * 1985-04-23 1990-07-25 International Business Machines Corporation Extension arrangement and station connecting method for a ring communication system
CA1301261C (en) * 1988-04-27 1992-05-19 Wayne D. Grover Method and apparatus for clock distribution and for distributed clock synchronization
US4998262A (en) * 1989-10-10 1991-03-05 Hewlett-Packard Company Generation of topology independent reference signals

Also Published As

Publication number Publication date
JP3194314B2 (ja) 2001-07-30
US5528187A (en) 1996-06-18
KR100297242B1 (ko) 2001-10-24
JPH06314970A (ja) 1994-11-08

Similar Documents

Publication Publication Date Title
KR940025187A (ko) 동기형회로
US7285996B2 (en) Delay-locked loop
KR100810070B1 (ko) 지연고정루프
US4745302A (en) Asynchronous signal synchronizing circuit
EP0969350A3 (en) Clock switching circuit
KR970004350A (ko) 시간계수회로, 표본화회로, 스큐조정회로 및 논리판정회로
JP3467975B2 (ja) 位相検出回路
US6987411B2 (en) Clock control circuit and method
KR920020832A (ko) 비교기 회로
US6538486B1 (en) Latch chain having improved sensitivity
CN111416619B (zh) 一种延时测量电路、延时测量方法、电子设备及芯片
KR960701511A (ko) 비트 동기화장치(bit synchronizer)
US9331705B2 (en) Timing adjustment circuit, clock generation circuit, and method for timing adjustment
JPH10256886A (ja) 信号多重化回路
KR100276572B1 (ko) 집적 회로 장치
US7626437B2 (en) Circuit assembly for converting a differential input clock signal pair into a single-ended output clock signal
JPH04100406A (ja) 広帯域パルスパターン発生器
JPH04223729A (ja) 信号同期化回路装置
US5942927A (en) Clock signal generator for a logic analyzer controlled to lock both edges to a reference clock signal
KR100223740B1 (ko) 반도체장치의 클럭동기회로
US20050232366A1 (en) Data oversampling via clock and data interpolation
KR960003372Y1 (ko) 디지탈 신호지연장치
KR100991997B1 (ko) 내부클락 발생 장치
KR950002063Y1 (ko) 광역 데이타 클럭 동기회로
KR19990031077A (ko) 전하 결합 소자를 위한 클럭 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee