Claims (5)
영상신호를 특정한 샘플링클럭으로 샘플링하여 임의 비트로 코딩된 디지탈 영상 샘플신호를 발생하는 디지탈 방식의 영상신호 잡음 제거장치에 있어서, 상기 디지탈 영상 샘플신호를 입력하여 적어도 하나 이상의 샘플기간 만큼 지연시켜 잡음제거 대상샘플신호와 적어도 하나 이상의 지연샘플신호들을 발생하여 가산하는 지연 및 가산수단; 상기 잡음제거 대상샘플신호와 상기 지연샘플신호들을 입력하여 외부로부터 입력된 검출감도제어신호에 따라 잡음제거 대상샘플신호와 지연신호들간에 비교하는 비트 수를 조절하면서 샘플신호간의 상관성을 검출하는 상관성검출수단; 상기 상관성검출수단에서 검출된 상관계수를 입력하여 상기지연 및 가산기의 가산된 출력들을 선택하여 필터계수를 조절하는 필터계수선택신호를 발생시키는 필터계수 발생수단; 및 상기 지연 및 가산수단으로부터 적어도 하나 이상의 가산된 신호와 상기 잡음제거 대상샘플신호를 입력하여 상기 필터계수선택신호에 따라 선택산 후 가산하여 잡음을 제거하는 필터링수단을 구비한 것을 특징으로 하는 샘플의 상관성 검출을 이용한 영상신호의 잡음제거 집적회로장치.A digital video signal noise removing device for generating a digital video sample signal coded with a random bit by sampling a video signal with a specific sampling clock, wherein the digital video sample signal is input and delayed by at least one or more sample periods to remove noise. Delay and addition means for generating and adding a sample signal and at least one delay sample signal; Correlation detection for detecting correlation between sample signals while adjusting the number of bits to be compared between the noise removing target sample signal and the delay signals according to the detection sensitivity control signal inputted from the outside by inputting the noise removing target sample signal and the delay sample signals. Way; Filter coefficient generating means for inputting a correlation coefficient detected by said correlation detecting means to select the added outputs of said delay and adder to generate a filter coefficient selection signal for adjusting a filter coefficient; And filtering means for inputting at least one added signal and the noise removing target sample signal from the delay and adding means, selecting and adding the selected noise signal according to the filter coefficient selection signal to remove noise. Noise canceling integrated circuit device of video signal using correlation detection.
제1항에 있어서, 상기 지연 및 가산수단은 상기 디지탈영상 샘플신호를 입력하여 현재 샘플신호와 현재 심플신호를 4샘플클럭만큼 지연시켜 4샘플지연신호를 출력하는 제1지연기; 상기 4샘플지연신호를 입력하여 다시 4샘플클럭 만큼 지연시켜 8샘플지연신호를 출력하는 제2지연기; 상기 8샘플지연신호를 입력하여 다시 4샘플클럭 만큼 지연시켜 12샘플지연신호를 출력하는 제3지연기; 상기 12샘플지연신호를 입력하여 다시 4샘플클럭 만큼 지연시켜 16샘플지연신호를 출력하는 제4지연기; 상기 4샘플지연신호와 상기 12샘플지연신호를 가산하는 가산기; 상기 4샘플지연시호와 상기 8샘플지연신호를 가산하는 제2가산기; 상기 8샘플지연신호와 상기 12샘플지연신호를 가산하는 제3가산기; 상기 현재 샘플신호와 상기 16샘플지연신호를 가산하는 제4가산기; 상기 현재 샘플 신호와 상기 8샘플지연신호를 가산하는 제5가산기; 및 상기 8샘플지연신호와 상기 16샘플지연신호를 가산하는 제6가산기를 구비한 것을 특징으로 하는 샘플의 상관성 검출을 이용한 영상신호의 잡음제거 집적회로장치.2. The apparatus of claim 1, wherein the delaying and adding means comprises: a first delayer for inputting the digital image sample signal to delay the current sample signal and the current simple signal by four sample clocks to output a four sample delay signal; A second delay unit for inputting the four sample delay signal and delaying it by four sample clocks to output an eight sample delay signal; A third delay unit for inputting the eight sample delay signal and delaying the signal by four sample clocks to output a 12 sample delay signal; A fourth delay unit for inputting the 12 sample delay signal and delaying the signal by 4 sample clocks to output 16 sample delay signals; An adder for adding the four sample delay signal and the 12 sample delay signal; A second adder for adding the four sample delay time signal and the eight sample delay signal; A third adder for adding the eight sample delay signal and the twelve sample delay signal; A fourth adder for adding the current sample signal and the 16 sample delay signal; A fifth adder for adding the current sample signal and the eight sample delay signal; And a sixth adder configured to add the eight sample delayed signal and the sixteen sample delayed signal.
제1항에 있어서, 상기 필터링 수단은 상기 제1가산기의 출력과 상기 제2가산기의 출력과 상기 제3가산기의 출력가 상기 8샘플지연신호를 입력하여 상기 필터계수선택신호에 따라 선택하는 제1필터계수기; 상기 제1가산기의 출력과 상기 제2가산기의 출력과 상기 제3가산기의 출력과 상기 8샘플지연신호를 입력하여 상기 필터계수선택신호에 따라 선택하는 제2필터계수기; 상기 제1필터게수기의 출력과 상기 제2필터계수기의 출력을 가산하는 제7가산기; 상기 제7가산기의 출력과 사이 8샘플지연신호를 가산하는 제9가산기; 상기 제4가산기의 출력과 상기 제5가산기의 출력과 상기 제6가산기의 출력과 상기 8샘플지연신호를 입력하여 상기 필터계수선택신호에 따라 선택하는 제3필터 계수기; 상기 제4가산기의 출력과 상기 제5가산기의 출력과 상기 제6가산기의 출력과 상기 8샘플지연신호를 입력하여 상기 필터계수선택신호에 따라 선택하는 제4필터계수기; 상기 제3필터계수기의 출력과 상기 제4필터계수기의 출력을 가산하는 제8가산기; 및 상기 제9가산기의 출력과 상기 제8가산기의 출력을 가산하는 제10가산기를 구비한 것을 특징으로 하는 샘플의 상관성 검출을 이용한 영상신호의 잡음제거 집적회로장치.The first filter of claim 1, wherein the filtering means comprises: a first filter in which an output of the first adder, an output of the second adder, and an output of the third adder input the eight sample delay signals to select the signal according to the filter coefficient selection signal; counter; A second filter counter configured to input the output of the first adder, the output of the second adder, the output of the third adder, and the eight sample delay signal, and select the signal according to the filter coefficient selection signal; A seventh adder for adding an output of the first filter counter and an output of the second filter counter; A ninth adder for adding an eight sample delay signal between the output of the seventh adder and the seventh adder; A third filter counter configured to input an output of the fourth adder, an output of the fifth adder, an output of the sixth adder, and the eight sample delay signal, and select the input signal according to the filter coefficient selection signal; A fourth filter counter configured to input the output of the fourth adder, the output of the fifth adder, the output of the sixth adder, and the eight sample delay signal, and select the input according to the filter coefficient selection signal; An eighth adder configured to add an output of the third filter counter and an output of the fourth filter counter; And a tenth adder for adding the output of the ninth adder and the output of the eighth adder.
제1항에 있어서, 상기 상관성 검출수단은 상기 4샘플신호와 상기 8샘플지연신호를 가산하는 제11가산기; 상기 현재심플신호와 상기 8샘플지연신호를 가산하는 제12가산기; 외부로부터 검출감도제어신호를 입력하여 상기 샘플신호간의 상관성을 검출하는 정도를 제어하는 검출감도제어기; 상기 제11가산기의 출력과 상기 검출감도제어기의 출력을 입력하여 샘플간의 상관성을 검출하여 제1상관계수를 출력하는 제1상관검출기; 상기 제11가산기의 출력과 상기 검출감도제어기의 출력을 입력하여 샘플간의 상관성을 검출하여 제2상관계수를 출력하는 제2상관검출기; 상기 제12가산기의 출력과 상기 검출감도제어기의 출력을 입력하여 샘플간의 상관성을 검출하여 제3상관계수를 출력하는 제3상관 검출기; 및 상기 제12가산기의 출력과 상기 검출감도제어기의 출력을 입력하여 샘플간의 상관성을 검출하여 제4상관계수를 출력하는 제4상관검출기를 구비한 것을 특징으로 하는 샘플의 상관성 검출을 이용한 영상신호의 잡음제거 집적회로장치.The apparatus of claim 1, wherein the correlation detecting means comprises: an eleventh adder for adding the four sample signals and the eight sample delay signals; A twelfth adder for adding the current simple signal and the eight sample delay signal; A detection sensitivity controller configured to input a detection sensitivity control signal from the outside to control the degree of detection of correlation between the sample signals; A first correlation detector for inputting an output of the eleventh adder and an output of the detection sensitivity controller to detect correlation between samples and outputting a first correlation coefficient; A second correlation detector configured to input an output of the eleventh adder and an output of the detection sensitivity controller to detect correlation between samples and output a second correlation coefficient; A third correlation detector for inputting an output of the twelfth adder and an output of the detection sensitivity controller to detect correlation between samples and to output a third correlation coefficient; And a fourth correlation detector for inputting the output of the twelfth adder and the output of the detection sensitivity controller to detect correlation between the samples and outputting a fourth correlation coefficient of the image signal using the correlation detection of the sample. Noise canceling integrated circuit device.
제1항에 있어서, 상기 필터계수발생수단은 상기 제1상관계수와 4샘플클럭 만큼 지연된 제1상관계수를 입력하여 상기 필터계수선택신호를 출력하는 제1디코딩수단; 상기 제2상관계수와 4샘플클럭 만큼 지연된 제2상관계수를 입력하여 상기 필터계수 선택신호를 출력하는 제2디코딩수단; 상기 제3상관계수와 8샘플클럭 만큼 지연된 제3상관계수를 입력하여 상기 필터계수선택신호를 출력하는 제3디코딩수단; 및 상기 제4상관계수와 8샘플클럭 만큼 지연된 제4상관계수를 입력하여 상기 필터계수선택신호를 출력하는 제4디코딩수단을 구비한 것을 특징으로 하는 샘플의 상관성 검출을 이용한 영상신호의 잡음제거 집적회로장치.2. The apparatus of claim 1, wherein the filter coefficient generating means comprises: first decoding means for outputting the filter coefficient selection signal by inputting the first phase coefficient and the first phase coefficient delayed by four sample clocks; Second decoding means for inputting the second correlation coefficient and a second correlation coefficient delayed by four sample clocks to output the filter coefficient selection signal; Third decoding means for outputting the filter coefficient selection signal by inputting the third phase correlation coefficient and the third phase correlation coefficient delayed by eight sample clocks; And fourth decoding means for inputting the fourth phase correlation coefficient and the fourth phase correlation delayed by eight sample clocks to output the filter coefficient selection signal. Circuitry.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.