Claims (4)
내부 버스로부터 전송되어오는 가장 최초의 데이터값을 수신하여 뮤트시 일정시간동안 완만하게으로 수렴되는 데이타 수열을 발생하는 데이타 수렴부(11), 평상 상태에서는 내부 버스로부터 전송되어오는데이타를 수신하고 뮤트시에는 상기 데이타 수렴부(11)의 수렴데이타를 수신하는 데이타 선택부(12)로 구성함을 특징으로 하는 디지탈 장치의 뮤트회로.Receives the first data value transmitted from the internal bus, and slowly A data converging unit 11 for generating a data sequence converged by the data converging unit, and a data selecting unit 12 for receiving data transmitted from an internal bus in a normal state and receiving converged data of the data converging unit 11 when muting. Mute circuit of a digital device, characterized in that consisting of.
내부 버스로부터 전송되어오는 데이트를 쉬프트시키면서 저장하는 제 1 레지스터(21), 내부버스의 데이타와 상기 제 1 레지스터(21)의 출력데이타의 저주파 성분을 검출하는 저역통과필터(22), 상기 저역통과필터(22)의 출력을 일시 지연시킨후 출력하는 제 2 레지스터(23), 상기 저역통과필터(22)에서 출력한 데이타의 댐핑방향을 검출하는 부호검출기(24), 상기 저역통과 필터(22)에서 출력한 데이타의 변화량을 검출하는 인벨로프 검출기(25), 뮤트시점부터 일정 시간동안 완만하게으로 수렴하는 데이타 수열을 출력하는 가산기(26), 상기 가산기(26)의 누적치가으로 수렴되도록 제어하는 뮤트제어부(27), 상기 뮤트제어부(27)의 제어에 따라 내부 버스의 데이타가 상기 가산기(26)의 출력데이타를 선택하여 출력하는 멀티플렉서(28)로 구성함을 특징으로 하는 디지탈 장치의 뮤트회로.The first register 21 for shifting and storing the data transmitted from the internal bus, the low pass filter 22 for detecting low frequency components of the data of the internal bus and the output data of the first register 21, and the low pass. A second register 23 for temporarily delaying the output of the filter 22 and outputting it, a code detector 24 for detecting a damping direction of data output from the low pass filter 22, and the low pass filter 22 Envelope detector (25) for detecting the amount of change in the data output from the The adder 26 which outputs a data sequence converged by Mute control unit 27 for controlling to converge to the control, and the multiplexer 28 for selecting and outputting the output data of the adder 26 under the control of the mute control unit 27, characterized in that Mute circuit of digital device.
뮤트시 내부 버스의 데이타의 댐핑 방향을 검출하는 부호검출기(30), 뮤트시 내부 버스의 최종 데이타를 초기값으로 설정하여 상기 부호검출기(30)에 검출된 댐핑방향에 따라 업카운트나 다운카운트 한값을 출력하는 카운터(31), 뮤트제어신호에 따라 상기 내부 버스의 데이타나 상기 카운터(31)의 출력값을 선택하여 출력하는 멀티플렉서(32)로 구성함을 특징으로 하는 디지탈장치의 뮤트회로.The code detector 30 detects the damping direction of the data of the internal bus at the time of muting, and sets the final data of the internal bus at the time of muting as the initial value, and the value of up count or down count according to the damping direction detected at the code detector 30. And a multiplexer (32) for selecting and outputting the data of the internal bus or the output value of the counter (31) in accordance with a mute control signal.
뮤트시 댐핑방향과 초기데이타 변화량을 검출하고, 데이타 변화율을 세트하는 제 1 단계(100,101,102,103,104), 뮤트시작점의 데이타에 초기 데이타 변화량을 가산하는 제 2 단계(105,106), 상기 제 2 단계의 가산값에 연속적인 변화량을 가산하여 출력하는 제 3 단계(105,106), 데이타의 변화량에 대한 절대치를 일정범위로 제한하는 제 4 단계(109,110,111,112), 상기 제 3 단계에서 계산한 가산값이 일정 한계치내에 도달하면 강제로 데이타값을으로 만드는 제 5 단계(107,108)로 이루어짐을 특징으로 하는 디지탈 장치의 뮤트제어방법.The first step (100, 101, 102, 103, 104) of detecting the damping direction and the initial data change amount when muting, and setting the data change rate, the second step (105, 106) of adding the initial data change amount to the data of the mute starting point, the addition value of the second step A third step (105, 106) of adding and outputting the continuous change amount, a fourth step (109, 110, 111, 112) of limiting the absolute value of the change amount of the data to a certain range, and forcing if the addition value calculated in the third step reaches a predetermined limit value. Data value Mute control method of a digital device, characterized in that consisting of a fifth step (107, 108).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.