KR940016710A - 표면 실장형(surface mounting type) 반도체 패키지(package) - Google Patents
표면 실장형(surface mounting type) 반도체 패키지(package) Download PDFInfo
- Publication number
- KR940016710A KR940016710A KR1019920023267A KR920023267A KR940016710A KR 940016710 A KR940016710 A KR 940016710A KR 1019920023267 A KR1019920023267 A KR 1019920023267A KR 920023267 A KR920023267 A KR 920023267A KR 940016710 A KR940016710 A KR 940016710A
- Authority
- KR
- South Korea
- Prior art keywords
- leads
- semiconductor package
- semiconductor chip
- adhesive tape
- protrusions
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지(PACKAGE)에 관한 것으로서, 상세하게는 대형 반도체 칩 탑재의 용이성과 내부 리이드에서의 금속세선 본딩 영역의 확장 및 반도체 패키지의 표면 실장 밀도를 높이기 위한 표면 실장형 반도체 패키지에 관한 것으로서, 반도체 칩과, 상기 반도체 칩과 금속세선으로 전기적 본딩 연결되는 다수의 내부 리이드들을 봉지재로 봉지하여된 몸체와, 상기 몸체의 외부에 형성되어 있는 다수의 외부 리이드들로 구성된 표면 실장형 반도체 패키지에 있어서, 상기 반도체 칩(31)의 저면에는 접착 테이프(32)가 접착되며, 상기 접착 테이프(32)의 하부에는 그 하면에 돌출부(33)가 형성된 다수의 리이드(34)들이 접착되며, 상기 반도체 칩(31)과 상기 리이드(34)들이 전기적으로 본딩 연결된후 봉지되어 몸체(37)가 형성되고, 상기 몸체(37)의 저면으로 상기 리이드(34)들의 돌출부(33)가 빠져나와 다수의 외부 리이드(33)들로 마련되는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 7 도는 본 발명에 의한 표면 실장형 반도체 패키지의 개략적 부분 사시도, 제 8 도는 본 발명의 표면 실장형 반도체 패키지의 개략적인 제조 공정도, 제 8 도의 (가)와 (나)는 다이 접착 공정도, 제 8 도의 (다)는 금속세선 본딩 공정도, 제 8 도의 (라)는 몰딩 공정도, 제 9 도는 본 발명에 의한 표면 실장형 반도체 패키지의 단면도, 제10도는 본 발명의 다른 실시예의 단면도.
Claims (6)
- 반도체 칩과, 상기 반도체 칩과 금속세선으로 전기적 본딩 연결되는 다수의 내부 리이드들을 봉지제로 봉지하여된 몸체와, 상기 몸체의 외부에 형성되어 있는 다수의 외부 리이드들로 구성된 표면 실장형 반도체 패키지에 있어서, 상기 반도체 칩(31)의 저면에는 접착 테이프(32)가 접착되며, 상기 접착 테이프(32)의 하부에는 그 하면에 돌출부(33)가 형성된 다수의 리이드(34)들이 접착되며, 상기 반도체 칩(31)과 상기 리이드(34)들이 전기적으로 본딩 연결된 후 봉지되어 몸체(37)가 형성되고, 상기 몸체(37)의 저면으로 상기 리이드(34)들의 돌출부(33)가 빠져나와 다수의 외부 리이드(33)들로 마련되는 것을 특징으로 하는 표면 실장형 반도체 패키지.
- 제 1 항에 있어서, 상기 절연성 접착 테이프(32)는 세겹의 층으로 이루어지며, 상하 바깥층인 제 1 층과 제 3 층은 접착성 서모플래스틱 테이프이고, 그 중간층인 제 2 층은 폴리이미드 테이프의 절연성 접착 테이프로 이루어진 것을 특징으로 하는 표면 실장형 반도체 패키지.
- 제 1 항에 있어서, 상기 외부 리이드(33)들의 돌출부(33)는 FeCl2와 HCl을 혼합해서 사용하는 구리 또는 알로이 42리이드 프레임용 식각제로 식각하여 형성시키는 것을 특징으로 하는 표면 실장형 반도체 패키지.
- 제 1 항에 있어서, 상기 반도체 칩(31)의 외부 단자인 패드(35)와 상기 리이드(34)들의 금속세선 본딩은 금선(GOLD WIRE; 36)에 의하여 본딩 연결되는 것을 특징으로 하는 표면 실장형 반도체 패키지.
- 제 1 항 또는 제 4 항에 있어서, 상기 반도체 칩(31)의 외부 단자인 패드(35)와 그 하부의 리이드(34)들과의 금선 본딩 연결은, 리이드(34) 상면의 은이 도금된 임의의 영역에서도 가능한 것을 특징으로 하는 표면 실장형 반도체 패키지.
- 제 1 항에 있어서, 상기 외부 리이드(33)들은, 상기 반도체 칩(31)의 하부에 위치하며 그 상면에 돌출부(33)가 형성된 다수의 리이드(34)들이 복수회 절곡됨으로서 표면 실장 영역이 좁혀지게 되어 상기 몸체(37)의 저면으로 상기 돌출부(33)가 빠져나와 마련되는 것을 특징으로 하는 표면 실장형 반도체 패키지.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023267A KR950010866B1 (ko) | 1992-12-04 | 1992-12-04 | 표면 실장형(surface mounting type) 반도체 패키지(package) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023267A KR950010866B1 (ko) | 1992-12-04 | 1992-12-04 | 표면 실장형(surface mounting type) 반도체 패키지(package) |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016710A true KR940016710A (ko) | 1994-07-23 |
| KR950010866B1 KR950010866B1 (ko) | 1995-09-25 |
Family
ID=19344686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023267A KR950010866B1 (ko) | 1992-12-04 | 1992-12-04 | 표면 실장형(surface mounting type) 반도체 패키지(package) |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010866B1 (ko) |
-
1992
- 1992-12-04 KR KR1019920023267A patent/KR950010866B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950010866B1 (ko) | 1995-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| KR900001004A (ko) | 플라스틱 캡슐형 멀티칩 하이브리드 집적회로 | |
| KR920007155A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6051784A (en) | Semiconductor package | |
| KR940016710A (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| JPH0411761A (ja) | 樹脂封止型半導体装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP2517465B2 (ja) | リ―ドフレ―ム | |
| KR0167288B1 (ko) | 칩크기 반도체 패키지 및 그 제조방법 | |
| JPS61241954A (ja) | 半導体装置 | |
| KR200286322Y1 (ko) | 반도체패키지 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPH0595072A (ja) | 半導体装置 | |
| KR940008056A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930015036A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |