KR940016488A - 금속박막 적층구조를 사용한 콘택 형성방법 - Google Patents

금속박막 적층구조를 사용한 콘택 형성방법 Download PDF

Info

Publication number
KR940016488A
KR940016488A KR1019920024537A KR920024537A KR940016488A KR 940016488 A KR940016488 A KR 940016488A KR 1019920024537 A KR1019920024537 A KR 1019920024537A KR 920024537 A KR920024537 A KR 920024537A KR 940016488 A KR940016488 A KR 940016488A
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
film
forming
metal
Prior art date
Application number
KR1019920024537A
Other languages
English (en)
Other versions
KR960004078B1 (ko
Inventor
조경수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920024537A priority Critical patent/KR960004078B1/ko
Publication of KR940016488A publication Critical patent/KR940016488A/ko
Application granted granted Critical
Publication of KR960004078B1 publication Critical patent/KR960004078B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속박막 적층구조를 사용한 콘택 형성방법에 관한것으로, 콘택홀의 깊이가 다른 콘택홀에 금속플러그를 형성하는 방법을 노출된 제 1 및 제 2 콘택홀에 텅스텐이 선택적으로 성장할 수 있는 제 1 금속박막과 제 2 금속박막을 증착하고 예정된 부분을 식각하여 제 1 및 제 2 금속박막패턴을 형성하는 공정과, 선택적 텅스텐 성장방법으로 상기 제 2 금속박막패턴 상부에 텅스텐막을 성장시켜 콘택홀의 외부에 텅스텐막이 완전히 매립되도록 하는 공정과, 상기 텅스텐막과 제2및 제 1 금속박막배선을 에치백하되 제 2 절연층 최상부면까지 식각하여 제1 및 제 2 콘택홀에 제1 및 제 2 금속플러그를 형성하는 공정기술이다.

Description

금속박막 적층구조를 사용한 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 7 도는 본 발명에 의해 금속박막 적층구조를 사용한 콘택 형성단계를 도시한 단면도.

Claims (3)

  1. 제 1 도전층 상부에 제 1 절연층을 증착하고, 예정된 부분에 제 2 도전배선을 형성한 다음, 전체구조 상부에 제 2 절연층을 형성하는 단계와, 상기 제1 및 제 2 절연층을 일정부분 식각하여 제 1 도전층의 노출되는 제 1 콘택홀과 제 2 도전배선이 노출되는 제 2 콘택홀을 형성하는 단계와, 상기 깊이가 다른 제1 및 제 2 콘택홀에 금속을 채워서 금속플러그를 형성하는 단게와, 상기 금속플러그에 접속되는 금속층을 형성하여 하부의 제 1 도전층과 제 2 도전층에 콘택시키는 콘택 제조방법에 있어서, 상기 금속플러그를 형성하는 것은 노출된 제1 및 제 2 콘택홀에 텅스텐이 선택적으로 성장할 수 있는 제 1 금속박막과, 제 2 금속박막을 증착하고 예정된 부분을 식각하여 제1 및 제 2 금속박막패턴을 형성하는 공정과, 선택적 텅스텐 성장방법으로 상기 제 2 금속박막패턴 상부에 텅스텐막을 성장시켜 콘택홀의 외부에 텅스텐막이 완전히 매립되도록 하는 공정과, 상기 텅스텐막과 제2 및 제 1 금속박막패턴을 에치백하되 제 2 절연층 최상부면까지 식각하여 제1 및 제 2 콘택홀에 제1 및 제 2 금속플러그를 형성하는 공정으로 형성하는 것을 특징으로 하는 금속박막 적층구조를 사용한 콘택 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 금속박막은 Ti막, 코발트막, 또는 플라타늄막으로 증착하는 것을 특징으로 하는 금속박막 적층구조를 사용한 콘택 형성방법.
  3. 제 1 항에 있어서, 상기 제 2 금속박막은 TiN막, 실리콘막 또는 티타늄 텅스텐막으로 증착하는 것을 특징으로 하는 금속박막 적층구조를 사용한 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024537A 1992-12-17 1992-12-17 금속박막 적층구조를 사용한 콘택 형성방법 KR960004078B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024537A KR960004078B1 (ko) 1992-12-17 1992-12-17 금속박막 적층구조를 사용한 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024537A KR960004078B1 (ko) 1992-12-17 1992-12-17 금속박막 적층구조를 사용한 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR940016488A true KR940016488A (ko) 1994-07-23
KR960004078B1 KR960004078B1 (ko) 1996-03-26

Family

ID=19345832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024537A KR960004078B1 (ko) 1992-12-17 1992-12-17 금속박막 적층구조를 사용한 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR960004078B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691940B1 (ko) * 2000-12-30 2007-03-08 주식회사 하이닉스반도체 반도체소자의 배선 및 그 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451492B1 (ko) * 1998-07-13 2004-12-14 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691940B1 (ko) * 2000-12-30 2007-03-08 주식회사 하이닉스반도체 반도체소자의 배선 및 그 형성방법

Also Published As

Publication number Publication date
KR960004078B1 (ko) 1996-03-26

Similar Documents

Publication Publication Date Title
ATE67346T1 (de) Planare verkettete schaltung fuer integrierte schaltkreise.
KR960029803A (ko) 프로브시트 및 그 제조방법
TW200515568A (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
KR900005589A (ko) 반도체 집적회로 장치 및 그 제조방법
US5683938A (en) Method for filling contact holes with metal by two-step deposition
KR950021084A (ko) 금속선과 콘택 플러그의 동시 형성방법
KR960026644A (ko) 반도체 장치의 배선구조 및 그의 제조방법
KR940016488A (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP2000003961A5 (ko)
KR960009021A (ko) 반도체 장치 및 그 제조 방법
KR960015794A (ko) 반도체소자 제조방법
KR880002250A (ko) 시드-성장 도체를 사용하여 집적회로 칩상에 상호 접속층을 제조하는 방법
KR100347243B1 (ko) 반도체소자의금속배선형성방법
JPH02143445A (ja) 半導体装置の製造方法
KR940016503A (ko) 텅스텐을 이용한 콘택플러그 제조방법
JPS6484735A (en) Manufacture of semiconductor device
JP2000208617A5 (ko)
KR930014803A (ko) TiN 박막을 이용한 2단계 선택증착의 콘택매립방법
KR930022553A (ko) 비트라인 콘택 및 캐패시터 콘택을 가진 dram
JPH08316312A (ja) 半導体装置の製造方法
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR950006539A (ko) 반도체소자의 제조 방법
JPH02134849A (ja) 半導体装置
KR960019511A (ko) 반도체장치의 제조방법
KR950015606A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee