KR940010312A - 반도체 장치 제조방법 - Google Patents
반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR940010312A KR940010312A KR1019920019948A KR920019948A KR940010312A KR 940010312 A KR940010312 A KR 940010312A KR 1019920019948 A KR1019920019948 A KR 1019920019948A KR 920019948 A KR920019948 A KR 920019948A KR 940010312 A KR940010312 A KR 940010312A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- polycrystalline silicon
- hsg
- film
- hto
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 13
- 238000005530 etching Methods 0.000 claims abstract 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract 6
- 230000008021 deposition Effects 0.000 claims abstract 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 3
- 238000000926 separation method Methods 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000011148 porous material Substances 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
고용량을 필요로한 캐패시터를 만드는 반도체 공정에 있어서 다결정 실리콘 증착후 다결정 실리콘 패턴을 보자이조식으로 형성하도록 PE TEOS막을 증착 후 포토레지스트를 매립시켜 평탄화하고 PE TEOS와 다결정 실리콘을 식각하여 다결정 실리콘을 분리시키고, 분리된 다결정 실리콘 위에 HTO성 HSG를 형성 후 RIE 식각으로 HTO성 HSG를 마스크로 이용 다수개의 트렌치를 형성하는 것을 특징으로 하는 반도체 공정.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(a)∼(c)는 종래의 반도체 캐패시터 소자 제조방법을 설명하는 공정도,
제2도는 제1도에 의한 평면도,
제3도 (a)~(e)는 본 발명에 의한 반도체 캐피시터 소자 제조방법을 설명하는 공정도,
제4도 및 제5도는 제3도에 대한 평면도.
Claims (7)
- 고용량을 필요로한 캐패시터를 만드는 반도체 공정에 있어서 다결정 실리콘 증착후 다결정 실리콘 패턴을 모자이크식으로 형성하고 PE TEOS막을 종착 후 포로레지스트를 매립시켜 평탄화하고 PE TEOS와 다결정 실리콘을 식각하여 다결정 실리콘을 분리시키고, 분리된 다결정 실리콘 위에 HTO성 HSG를 형성 후 RIE 식각으로 HTO성 HSG를 마스크로 이용 다수개의 트렌치를 형성하는 것을 특징으로 하는 반도체 공정.
- 제1항에 있어서, HTO성 HSG 증착후 HSG 돌기 형성을 위해서 약간의 이방성 에칭을 하는 것을 특징으로하는 반도체 공정.
- 고용량을 필요로한 캐패시터를 만드는 반도체 공정에 있어서 다결정 실리콘을 증착후 다결정 실리콘 패널을 형성하고 다결정 실리콘 위에 HTO성 HSG를 형성 RIE 식각으로 HTO성 HSG를 마스크로 다수개의 트랜치를 형성하는 것을 특징으로 하는 반도체 공정.
- 제3항에 있어서, HTO성 HSG 증착 후 HSG 돌기를 형성하기 위해 약간의 이방성 식각을 하는 것을 특징으로하는 반도체 공정.
- 형성된 막질상에 제1패턴을 위한 제1의 포토레지스트층을 패턴형성 하는 단계와, 전면에 패턴과의 이격되는 폭 크기에 대응하는 두께로 TEOS막을 적층 형성하는 단계와, 상기 제1패턴간 형성된 함몰부에 제2의 포토레지스트층을 매립하는 단계와, 드러난 TEOS막을 식각 에칭하여 제2패턴과 제2패턴간 분리 영역을 정의하여 상기 막질을 그 폭대로 식각하여 막직의 패턴 분리를 행함을 특징으로 하는 반도체 장치 제조방법.
- 제5항에 있어서, 상기 막질을 제1패턴과 제2패턴과의 미세 폭으로 분리를 위한 도전 또는 비도전성 막질임을 특징으로 하는 반도체 장치 제조방법.
- 제5항에 있어서, 상기 TEOS막의 식각은 건식 식각하며 상기 막질이 드러나도록 행함을 특징으로 하는 반도체 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019948A KR100233144B1 (ko) | 1992-10-28 | 1992-10-28 | 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019948A KR100233144B1 (ko) | 1992-10-28 | 1992-10-28 | 반도체 장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010312A true KR940010312A (ko) | 1994-05-26 |
| KR100233144B1 KR100233144B1 (ko) | 1999-12-01 |
Family
ID=19341933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019948A KR100233144B1 (ko) | 1992-10-28 | 1992-10-28 | 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233144B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970043395A (ko) * | 1995-12-02 | 1997-07-26 | 김준웅 | 신축성 아세테이트 복합사 |
| KR20130124865A (ko) * | 2012-05-07 | 2013-11-15 | 엘지디스플레이 주식회사 | 투명 도전막의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102642012B1 (ko) | 2021-12-20 | 2024-02-27 | 한림대학교 산학협력단 | 전자 의무 기록을 구성하는 텍스트의 분석과 관련된 전처리를 수행하는 전자 장치 |
-
1992
- 1992-10-28 KR KR1019920019948A patent/KR100233144B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970043395A (ko) * | 1995-12-02 | 1997-07-26 | 김준웅 | 신축성 아세테이트 복합사 |
| KR20130124865A (ko) * | 2012-05-07 | 2013-11-15 | 엘지디스플레이 주식회사 | 투명 도전막의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100233144B1 (ko) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0867927A3 (en) | A capacitor and method for making a capacitor | |
| KR960026873A (ko) | 집적회로. 집적회로용 캐패시터 및 캐패시터 제조 방법 | |
| KR950025894A (ko) | 평탄화한 표면을 갖는 반도체장치 및 그의 제조방법 | |
| KR950015770A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960006038A (ko) | 비랜덤 서브-리쏘그라피 수직 스택 커패시터 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940010312A (ko) | 반도체 장치 제조방법 | |
| KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960005566B1 (ko) | 전하 저장 전극 형성방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970030335A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR930014987A (ko) | 원통형 전하저장전극 제조방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026816A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960002817A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950025982A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970024133A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR960009185A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970077654A (ko) | 반도체장치의 제조방법 | |
| KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960043176A (ko) | 캐패시터 제조방법 | |
| KR930015004A (ko) | Dram셀의 전하저장전극 형성방법 | |
| KR960026818A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070903 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |