KR940010087A - 랜덤 액세스 메모리 - Google Patents

랜덤 액세스 메모리 Download PDF

Info

Publication number
KR940010087A
KR940010087A KR1019930020867A KR930020867A KR940010087A KR 940010087 A KR940010087 A KR 940010087A KR 1019930020867 A KR1019930020867 A KR 1019930020867A KR 930020867 A KR930020867 A KR 930020867A KR 940010087 A KR940010087 A KR 940010087A
Authority
KR
South Korea
Prior art keywords
cell
random access
access memory
coupled
output line
Prior art date
Application number
KR1019930020867A
Other languages
English (en)
Other versions
KR0147398B1 (ko
Inventor
에스 돈 데일 차알즈
Original Assignee
스티이븐 에프 쥬 윗
엔시이아아르 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스티이븐 에프 쥬 윗, 엔시이아아르 코오포레이션 filed Critical 스티이븐 에프 쥬 윗
Publication of KR940010087A publication Critical patent/KR940010087A/ko
Application granted granted Critical
Publication of KR0147398B1 publication Critical patent/KR0147398B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G11C7/1024—Extended data output [EDO] mode, i.e. keeping output buffer enabled during an extended period of time

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 다수의 메모리 셀을 포함하는 랜덤 액세스 메모리에 관한 것이다. 각 메모리 셀은 선택 신호에 응답하여 판독되도록 선택되며 3상 장치를 구동하는 선택가능한 쌍의 감지 증폭기에 차동 출력 신호들을 제공한다. 3상 장치의 그룹은 선택된 메모리 셀로 부터의 출력 데이타를 나타내는 신호를 기억하는 래치가 접속되는 공통 출력선에 결합된다.

Description

랜덤 액세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 간단한 형태를 예시하고,
제8-10도는 제7도의 셀, 감지 증폭기, 및 3상구동기의 상이한 동작 상태를 예시한다.

Claims (9)

  1. 다수의 메모리 셀을 포함하는 랜덤 액세스 메모리(RAM)로서, 일 셀을 선택하는 선택 수단, 선택된 셀에 기억된 데이타를 나타내는 상태로 출력선을 구동하는 구동 수단, 및 상기 출력선에 결합된 래치 수단을 특징으로 하는 랜덤 액세스 메모리.
  2. 제1항에 있어서, 상기 선택 수단이 개별 셀들에 결합된 다수의 선택 가능한 감지 증폭 수단(44, 46)을 포함하는 것을 특징으로 하는 랜덤 액세스 메모리.
  3. 제1항 또는 제2항에 있어서, 상기 구동수단이 개별 감지 증폭 수단에 결합된 다수의 3상 구동기를 포함하는 것을 특징으로 하는 랜덤 액세스 메모리.
  4. 제2항 또는 제3항에 있어서, 상기 메모리 셀들에 셀의 내용을 나타내는 신호를 개별 감지 증폭수단(44, 46)에 공급되게 허용하는 개별 인에이블 입력들이 제공되는 것을 특징으로 하는 랜덤 액세스 메모리.
  5. 제4항에 있어서, 각 셀이, 셀에 기억된 이진 비트에 따라, 그 셀이 인에이블될 경우는 제1, 2이진 신호쌍을, 그 셀이 인에이블되지 않을 경우는 제3신호쌍을 제공하는 제1, 2출력선을 갖는 것을 특징으로 하는 랜덤 액세스 메모리.
  6. 제5항에 있어서, 각 감지 수단이 관련 셀의 제1, 2출력선에 각기 결합된 제1, 2선택가능한 감지 증폭기(44, 46)를 포함하는 것을 특징으로 하는 랜덤 액세스 메모리.
  7. 제6항에 있어서, 각 셀이 관련된 상기 제1, 2감지 증폭기(44, 46)가 그 셀에 관련되고 상기 출력선에 결합된 개별 3상 장치와 결합되는 것을 특징으로 하는 랜덤 액세스 메모리.
  8. 제7항에 있어서, 각 3상 장치가 직렬 접속된 반대 전도성 유형의 제1, 2전계효과 트랜지스터를 포함하며, 그 전계효과 트랜지스터들의 게이트에는 상기 제1, 2감지 증폭기(44, 46)의 출력들이 각기 직접 및 인버터를 통해 결합되고, 또 전계효과 트랜지스터들의 중간 직렬 접속점에 상기 출력선이 결합되는 것을 특징으로 하는 랜덤 액세스 메모리.
  9. 전술한 항들 중 어느 한 항에 있어서, 상기 래치 수단이 교차 결합된 상대적으로 강한 인버터와 상대적으로 약한 인버터인 것을 특징으로 하는 랜덤 액세스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020867A 1992-10-09 1993-10-08 랜덤 액세스 메모리 KR0147398B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95897892A 1992-10-09 1992-10-09
US958,978 1992-10-09

Publications (2)

Publication Number Publication Date
KR940010087A true KR940010087A (ko) 1994-05-24
KR0147398B1 KR0147398B1 (ko) 1998-12-01

Family

ID=25501519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020867A KR0147398B1 (ko) 1992-10-09 1993-10-08 랜덤 액세스 메모리

Country Status (3)

Country Link
US (1) US5526310A (ko)
JP (1) JP3096381B2 (ko)
KR (1) KR0147398B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656953A (en) * 1995-05-31 1997-08-12 Texas Instruments Incorporated Low overhead memory designs for IC terminals
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6101145A (en) * 1998-12-21 2000-08-08 Motorola, Inc. Sensing circuit and method
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146187A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp キヤッシュメモリ内蔵半導体記憶装置
JP2534782B2 (ja) * 1989-11-10 1996-09-18 株式会社東芝 半導体装置
JPH04121893A (ja) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp 半導体記憶装置
US5119340A (en) * 1990-09-26 1992-06-02 Sgs-Thomson Microelectronics, Inc. Semiconductor memory having latched repeaters for memory row line selection

Also Published As

Publication number Publication date
JP3096381B2 (ja) 2000-10-10
KR0147398B1 (ko) 1998-12-01
JPH0831181A (ja) 1996-02-02
US5526310A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
KR890010905A (ko) 반도체 기억장치 및 액세스방법
KR870000703A (ko) 반도체 메모리
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR900019037A (ko) 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹, 랜덤, 액세스, 메모리
KR910010519A (ko) 반도체 메모리 회로장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920000081A (ko) 더미 메모리셀을 사용하는 감지증폭회로
KR970067365A (ko) 반도체 기억장치
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR880004478A (ko) 반도체 기억장치
KR870002592A (ko) 메모리 회로
US4270190A (en) Small signal memory system with reference signal
KR930022206A (ko) 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
KR960005618A (ko) 반도체 기억장치
KR860003604A (ko) 반도체 메모리 장치
US4045785A (en) Sense amplifier for static memory device
KR960030248A (ko) 센스 증폭기
KR930001212A (ko) 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR940010087A (ko) 랜덤 액세스 메모리
KR920003311A (ko) 메모리 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR880010420A (ko) 분할된 비트 부하와 데이타 버스 라인을 갖는 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee