KR940008843B1 - 디지탈 컨버전스 패턴 발생 및 표시회로 - Google Patents

디지탈 컨버전스 패턴 발생 및 표시회로 Download PDF

Info

Publication number
KR940008843B1
KR940008843B1 KR1019910024553A KR910024553A KR940008843B1 KR 940008843 B1 KR940008843 B1 KR 940008843B1 KR 1019910024553 A KR1019910024553 A KR 1019910024553A KR 910024553 A KR910024553 A KR 910024553A KR 940008843 B1 KR940008843 B1 KR 940008843B1
Authority
KR
South Korea
Prior art keywords
horizontal
output
inputting
pulse
signal
Prior art date
Application number
KR1019910024553A
Other languages
English (en)
Other versions
KR930015749A (ko
Inventor
김연조
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019910024553A priority Critical patent/KR940008843B1/ko
Publication of KR930015749A publication Critical patent/KR930015749A/ko
Application granted granted Critical
Publication of KR940008843B1 publication Critical patent/KR940008843B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/16Picture reproducers using cathode ray tubes
    • H04N9/28Arrangements for convergence or focusing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

내용 없음.

Description

디지탈 컨버전스 패턴 발생 및 표시회로
제1도는 종래의 컨버전스 패턴 발생 및 표시회로도.
제2도는 제1도에서의 컨버전스 데이타 위치 관계도.
제3도는 수평 크로스-해치 패턴 위치 관계도.
제4도는 제1도에서의 표시 발생기의 상세 회로도.
제5도는 본 발명에 따른 디지탈 컨버전스 패턴 발생 및 표시회로도.
제6도는 제5도의 각부 파형 및 타이밍도.
제7도는 제5도에 의한 컨버전스 패턴도.
* 도면의 주요부분에 대한 부호의 설명
20, 27, 28 : 쉬프트 레지스터 21 : 데이터 셀렉터
22 : 수평 위치 표시기 25 : 수직 위치 표시기
34 : 가산기
본 발명은 컨버전스회로에 관한 것으로, 특히 조정점 설정에 관한 크로스-해치 패턴 및 조정점의 위치를 나타내는 표시회로로 정확한 컨버전스를 맞추는데 적당하도록 한 디지탈 컨버전스 패턴 발생 및 표시회로에 관한 것이다.
일반적으로 사용되고 있는 종래의 컨버전스 패턴 및 표시회로는 제1도에 도시한 바와 같이 위상 주파수 검출기(1), 로우패스 필터(2), 전압제어 발진기(3), 분주기(4) 및 비교기(5)로 구성되어 일정한 주기의 파형을 생성하는 PLL회로와, 수평 및 수직 크로스-해치 패턴(Cross-Hatch Pattern)에 대한 데이타를 저장하는 피-롬(6,11)과 수직, 수평 크로스-해치 패턴의 발생 및 표시점을 나태내는 가산기(13)를 포함하여 구성된다.
상기와 같이 구성된 종래의 회로에 대하여 그 동작 및 문제점을 상세히 설명하면 다음과 같다.
먼저 상기 위상 검출기(1), 로우패스필터(2), 전압제어 발진기(3)와 분주기(4)는 상호 결합에 의해 PLL을 형성하여 일정한 주기의 파형을 발생시키는데 상기 분주기(4)에서 분주된 수평 펄스 즉, 클럭의 상위 8비트(IA)가 비교기(5)에 의해서 컨버전스 데이타 위치가 변환되며 제2도의 표에서 나타낸 바와 같이 스위치(SW1)에 동작에 의해 데이타의 위치변환이 이루어진다.
즉, 상기 스위치(SW1)를 00H로 비교기(5)의 출력(OA)은 00H에서 로우가 되고 그 외에는 하이로 나타난다. 이는 수평 어드레스에 의한 데이타의 딜래이 현상에 의한 보상회로로 구성시켜 놓은 것이다. 즉, 데이타 처리에 의한 데이타의 딜래이 및 출력단의 로우패스 필터에 의한 딜래이를 보상하기 위해 구성된 회로이다.
또한 분주기(3)에 의한 4비트(IB)를 제1피-롬(6)에 어드레스를 입력시키고 제2스위치(SW2)에 의해서 수평 크로스-해치 패턴을 발생시키는데 이를 제3도에 나타내었다.
먼저 제1피-롬(6)에 있어서, 제2스위치(SW2)와 상기 분주기(4)의 출력(IB)에 의해 수평 크로스-해치 패턴의 발생 및 수평 패턴간을 0-F로 분할시켜서 패턴의 위치 이동이 가능한 회로이다.
이 출력 패턴의 신호를 표시 발생기(15) 및 가산기(13)에 입력으로 보내고 수직 크로스-해치 패턴 발생은 수직 펄스 입력에 의해서 멀티 바이브레이터(7)에서 시작점 및 귀선 펄스폭을 조정한 후 플립플롭(8)에서 수평 펄스와 동기를 시킨 후 앤드 게이트(9)의 일측 입력으로 연결시킨다.
한편, 카운터(10)에서는 수평 펄스를 입력 클럭으로 받아들이고 카운트하여 수직 크로스-해치 패턴 어드레스를 발생시키고 제2피-롬(11)에서 수직 크로스-해치 패턴 어드레스를 발생시키며 이때 발생된 패턴신호를 상기 앤드 게이트(9)의 타측입력에 인가하여 카운터(10)를 리세트시켜서 다음의 수직 크로스-해치패턴을 발생시킨다.
그리고 상기의 패턴 신호(Clock)를 카운터(12)에서 카운트하여 수직 어드레스를 발생시켜 표시 발생기(15)로 보내는데 상기 표시 발생기(15)를 제4도에 의해 설명하면 먼저, 비고기(16)는 분주기(4)에 의한 수평 어드레스(IA), 카운터(12)에 의한 수직 어드레스(CB)를 입력으로 하고 또한 키보드에 의한 위치 어드레스(D)를 입력으로 하여 수평 크로스-해치 패턴 클럭을 받아들여 크로스-해치 패턴의 위치에 대해서 출력 펄스를 발생시키고 카운터(17)에서 수직 펄스에 의한 카운터에 의해 60×n(n은 정수)Hz의 펄스를 앤드게이트(18)에 각각 보낸다. 또한 상기 앤드 게이트(18)의 출력은 위치 및 상기 카운터(17)의 출력펄스(온:오프=1:1)에 의해서 온과 오프를 반복하는 출력이 된다.
한편, 가산기(13)에서는 수직 크로스-해치 패턴, 수평 크로스-해치 패턴, 표시 발생점을 합하여 조정 패턴(크로스-해치 패턴) 발생 및 현재 조정 위치점을 나타낸다. 이 출력은 증폭기(14)에서 증폭된 후에 비데오부(도면 미표시)로 보내게 된다.
그러나 상기와 같은 회로는 컨버전스 조정점 패턴상의 조정 위치를 나타내는 표시 발생기(15)의 출력이 화면상의 밝기를 높이할 경우 표시점을 확인할 수 없어서 조정하기가 힘든 결함을 가지고 있다.
이에 따라 본 발명은 상기와 같은 종래 회로의 결함을 감안하여 컨버전스 조정 패턴상에서의 조정 위치를 나타내는 정사각형의 모양을 발생시켜 화면상의 밝기를 높게 할 경우에도 표시점을 확인할 수 있도록 창안한 것으로 이를 상세히 설명하면 다음과 같다.
제5도는 본 발명에 따른 디지탈 컨버전스 패턴 발생 및 표시회로도로서 이에 도시한 바와 같이 위상 주파수 검출기(1), 로우패스 필터(2), 전압제어 발진기(3), 분주기(4), 비교기(5)로 구성되는 PLL회로로부터 일정 주파수의 파형을 인가받아 크로스-해치 패턴을 발생시키는 컨버전스 회로에 있어서, 상기 분주기(4)로부터 분주된 수평 동기펄스 앤드 게이트(19)에 인가하고 그 출력신호를 상기 전압제어 발진기(3)에 출력에 의해 트리거 되는 쉬프트 레지스터(20)에 입력시키며, 상기 쉬프트 레지스터의 출력을 데이타 셀렉터(21)에 인가하여 수평 크로스-해치 패턴의 위치 이동을 셀렉트하며, 수평 어드레스 클럭(IA) 키보드의 수평 위치(D)의 제어 신호를 수평 위치 표시기(22)에 인가하고, 그 출력을 상기 분주기의 클럭신호에 의해 트리거되는 플립플롭(23)에 입력시키며 상기 키보드 수평위치(D) 펄스를 클럭으로 하여 상기 플립플롭(23)의 출력을 앤드 게이트(24,26)에 입력하며, 카운터(12)로부터의 상기 쉬프트 레지스터(27)의 출력신호에 의한 수직 어드레스를 수직 위치 표시기(25)에 입력시키고 키보드 수직위치의 입력신호(D)에 의해서 발생되는 수직위치 펄스를 앤드 게이트(26)에 입력하고, 피-롬(11)의 출력신호(Q1)를 쉬프트 레지스터(27)에 입력시키고 수평 펄스(PLL)에 의해서 수평 펄스와 동기된 신호에 의해서 n'만큼 쉬프트된 출력과 이의 반전된 신호와 상기 신호(I)를 쉬프트 레지스터(28)에 입력시키며 상기 쉬프트 레지스터(27)에 의해서 발생된 수직 크로스-해치 패턴을 상기 데이타 셀렉터(21)의 출력신호와 함께 오아 게이트(33)에 입력시켜 컨버전스 조정 패턴인 크로스-해치 패턴을 발생시키고 피-롬(11)의 출력신호(Q1)를 클럭으로 하여 쉬프트 레지스터(28)의 출력을 플립플롭(31)의 리세트 신호로 인가하고 상기 플립플롭(31)의 반전 출력신호(Q')를 입력으로 피이드백시키며 상기 앤드 게이트(24,26)의 출력을 오아 게이트(32)에 입력하여 수직·수평 표시점을 발생시키고 이를 가산기(34)에서 상기 데이타 셀렉터(21)의 출력과 함께 가산하여 크로스-해치 패턴과 표시점을 합성시키며 생성된 합성 펄스를 증폭기(14)에서 증폭하여 비데오부(도면 미표시)로 출력시키도록 구성한다.
상기와 같이 구성한 본 발명의 회로에 대하여 그 동작 및 작용효과를 제6도의 타이밍도와 함께 상세히 설명하면 다음과 같다.
위상 주파수 검출기(1), 로우패스 필터(2), 전압제어 발진기(3), 분주기(4), 비교기(5)로 구성되는 PLL회로에서 수평 동기펄스(수평펄스)와 동기시키고, 분주기(4)에서 제6도의 (b) 및 (c)와 같은 펄스를 발생시켜 수평 크로스-해치의 패턴을 앤드 게이트(19)에서 제6도(c)와 같은 펄스를 쉬프트 레지스터(20)에 입력시키고 상기 위상 주파수 검출기(1), 로우패스 필터(2), 전압제어 발진기(3)의 출력펄스를 클럭으로 입력시켜 앤드 게이트(19)의 출력 펄스를 상기 쉬프트 레지스터(20)에서 쉬프트 출력시키며 데이타 셀렉터(21)에서 수평 크로스-해치 패턴의 위치 이동을 셀렉트하게 되는데 이는 기존의 제1피롬(6,11) 및 제2스위치(SW2)에 의한 수평 패턴 위치 이동과 같은 작용을 하는 것이다.
한편, 수평 위치 표시기(22)는 수평 어드레스 클럭(IA) 키보드의 수평 위치(D)에 의해서 출력이 발생하고 제6도(d)와 같은 신호로 나타난다. 이 펄스를 플립플롭(23)에 입력시키고 상기 키보드 수평 위치(D)펄스를 클럭으로 하여 제6도(e)와 같은 신호를 발생시켜 앤드 게이트(24,26)에 입력시킨다.
그리고 제2피-롬(11)의 출력(Q1-Q3) 펄스는 제6도(f,g) 및 상기 (g)의 신호를 반전시킨 신호와 같이 메모리되어 있는데 이는 상기 출력(Q1,Q2)의 의 수직 크로스-해치 및 표시 발생점과의 구성에 의한 데이타이다.
즉, 수직점간의 간격(수평 펄스 xm : m은 정수)에 의한 수직 패턴과 표시점간의 간격유지를 위한 데이타이다. 그리고 출력(Q3)은 수직점간의 패턴 발생을 위한 어드레스 발생 클럭이다.
또한 카운터(12)에서는 상기 쉬프트 레지스터(27)의 출력신호에 의한 수직 어드레스를 발생시키고 이 어드레스를 수직 위치 표시기(25)에 입력시킨 것과 키보드 수직 위치의 입력신호(D)에 의해서 수직 위치 펄스가 발생되어 앤드 게이트(26)에 입력된다.
제6도(f)와 같은 피-롬(11)의 출력신호(Q1)를 쉬프트 레지스터(27)에 입력시키고 수평 펄스(PLL에 의해서 수평 펄스와 동기된 신호)에 의해서 n'만큼 쉬프트된 출력(제6도(g))과 이의 반전된 신호와 상기 신호(I)를 입력시켜 n'만큼 쉬프트 레지스터(28)에서 쉬프트시킨 출력(제6도(h))를 발생시킨다.
그리고 상기 쉬프트 레지스터(27)에 의해서 발생된 펄스(I)가 수직 크로스-해치 패턴이고 이 신호를 데이타 셀렉터의 출력신호와 함께 오아 게이트(33)에 입력시켜 컨버전스 조정 패턴인 크로스-해치 패턴을 발생시킨다. 또한 H 및 J 신호에 의해 수직 표시점을 발생시키는데 이는 먼저 상기 피-롬(11)의 출력신호(Q1)를 클럭(상승 에지 트리거)으로 하고 쉬프트 레지스터(28)의 출력을 플립플롭(31)의 리세트 신호로 인가하고 상기 플립플롭(31)의 반전 출력신호(Q')를 입력으로 피이드백하여 제6도(i)와 같은 펄스를 얻는데 상기 쉬프트 레지스터(27)의 출력신호가 수직 크로스-해치 패턴이므로 수직 표시점을 나타내는 펄스가 된다.
또한 오아 게이트(29)의 출력은 앤드 게이트(26)에 의해서 수직 표시점의 수직 라인을 발생시키는 펄스이고 앤드게이트(24)의 출력은 수평 표시점의 수평 라인을 구성한다.
그리고 상기 앤드게이트(24,26)의 출력을 오아 게이트(32)에 의해서 수직,수평 표시점을 발생하게 되고 가산기(34)에 의해서 크로스-해치 패턴과 표시점을 합성시키고 제7도와 같이 생성된 합성 펄스를 증폭기(14)에서 증폭한 다음 비데오부(도면 미표시)로 출력하게 된다.
이상에서와 같이 본 발명은 컨버전스 조정 패턴상에서의 조정 위치를 나타내는 정사각형의 모양을 발생시켜 화면상의 밝기를 높게 할 경우에도 표시점을 확인할 수 있어 조정을 용이하게 하는 효과를 제공한다.

Claims (1)

  1. 위상 주파수 검출기(1), 로우패스 필터(2), 전압제어 발진기(3), 분주기(4), 비교기(5)로 구성되는 PLL회로로부터 일정 주파수의 파형을 인가받아 크로스-해치 패턴을 발생시키는 컨버전스 회로에 있어서, 상기 분주기(4)로부터 분주된 수평 동기펄스를 입력받는 앤드 게이트(19)와, 상기 앤드 게이트(19)의 출력신호를 상기 전압제어 발진기(3)의 출력에 의해 트리거 되어 입력하는 쉬프트 레지스터(20)와, 상기 쉬프트 레지스터(20)의 출력을 입력하여 수평 크로스-해치 패턴의 위치 이동을 셀렉트하는 데이타 셀렉터(21)와, 수평 어드레스 클럭(IA)과 키보드의 수평 위치(D)의 제어 신호를 각기 입력하는 수평 위치 표시기(22) 및 수직 위치 표시기(25)와, 상기 표시기(22,23)의 출력을 상기 분주기(4)의 클럭신호에 의해 트리거되어 입력하는 플립플롭(23)과, 상기 키보드 수평 위치(D) 펄스를 클럭으로 하여 상기 플립플롭(23)의 출력을 입력하는 앤드 게이트(24,26)와, 키보드 수직 위치의 입력신호(D)에 의해서 발생되는 수직 위치 펄스를 입력하는 앤드 게이트(26)와, 피-롬(11)의 출력신호(Q1)를 쉬프트 레지스터(27)에 입력시키고 수평 펄스(PLL)에 의해서 수평 펄스와 동기된 신호에 의해서 n'만큼 쉬프트된 출력과 이의 반전된 신호와 상기 신호(I)를 입력하는 쉬프트 레지스터(28)와, 상기 쉬프트 레지스터(27)에 의해서 발생된 수직 크로스-해치 패턴을 상기 데이타 셀렉터(21)의 출력신호와 함께 입력하여 컨버전스 조정 패턴인 크로스-해치 패턴을 발생하는 오아 게이트(33)와, 피-롬(11)의 출력신호(Q1)를 클럭으로 하여 플립플롭(31)을 리세트시키는 쉬프트 레지스터(28)와, 상기 플립플롭(31)의 반전 출력신호(Q')를 입력으로 피이드백시키며 상기 앤드 게이트(24,26)의 출력을 입력하여 수직,수평 표시점을 발생시키는 오아 게이트(32)와, 상기 데이타 셀렉터(21)의 출력과 함께 가산하여 크로스-해치 패턴과 표시점을 합성시키며 생성된 합성 펄스를 증폭기(14)에서 증폭하여 비데오부로 출력시키는 가산기(31)로 된 것을 특징으로 하는 디지탈 컨버전스 패턴 발생 및 표시회로.
KR1019910024553A 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로 KR940008843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910024553A KR940008843B1 (ko) 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024553A KR940008843B1 (ko) 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로

Publications (2)

Publication Number Publication Date
KR930015749A KR930015749A (ko) 1993-07-24
KR940008843B1 true KR940008843B1 (ko) 1994-09-26

Family

ID=19326170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024553A KR940008843B1 (ko) 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로

Country Status (1)

Country Link
KR (1) KR940008843B1 (ko)

Also Published As

Publication number Publication date
KR930015749A (ko) 1993-07-24

Similar Documents

Publication Publication Date Title
US4093960A (en) Test signal generating system and method
US20020060671A1 (en) Image display
GB2039695A (en) Synchronizing signal generators
JPS6033791A (ja) ディジタルコンバ−ジェンス補正装置
KR940008843B1 (ko) 디지탈 컨버전스 패턴 발생 및 표시회로
JPS581785B2 (ja) 陰極線管の表示装置
GB2048499A (en) Device for displaying a signal at a selected frequency in a band
JP2978856B2 (ja) 水平走査パルス信号制御回路
US6411267B1 (en) Monitor adjustment by data manipulation
KR890006059A (ko) 텔레비젼 수상기
GB1338346A (en) Television special effects control pulse-generating apparatus
KR930011136B1 (ko) 디지탈 컨버젼스 조정방법 및 회로
JPH03141393A (ja) 水平同期パルス計測回路
KR930015670A (ko) 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치
JP2713063B2 (ja) デジタル画像生成装置
JP2588584B2 (ja) ディジタルコンバーゼンス補正装置
JP2878313B2 (ja) ビデオ信号ディジタイズ用クロック発生回路
JPH03228473A (ja) 同期信号発生回路
KR100559228B1 (ko) 영상 표시 장치의 출력 데이터를 제어하는 장치
KR970031912A (ko) 온스크린 디스플레이용 동기신호 생성장치
JP2880263B2 (ja) 位相同期信号発生器
JPH05252438A (ja) 映像信号サンプリング制御回路
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
JP2002311929A (ja) 同期周波数の変換回路
JPS62159996A (ja) デイジタルコンバ−ゼンス補正装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee