KR930015749A - 디지탈 컨버전스 패턴 발생 및 표시회로 - Google Patents

디지탈 컨버전스 패턴 발생 및 표시회로 Download PDF

Info

Publication number
KR930015749A
KR930015749A KR1019910024553A KR910024553A KR930015749A KR 930015749 A KR930015749 A KR 930015749A KR 1019910024553 A KR1019910024553 A KR 1019910024553A KR 910024553 A KR910024553 A KR 910024553A KR 930015749 A KR930015749 A KR 930015749A
Authority
KR
South Korea
Prior art keywords
horizontal
inputting
signal
shift register
cross
Prior art date
Application number
KR1019910024553A
Other languages
English (en)
Other versions
KR940008843B1 (ko
Inventor
김연조
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019910024553A priority Critical patent/KR940008843B1/ko
Publication of KR930015749A publication Critical patent/KR930015749A/ko
Application granted granted Critical
Publication of KR940008843B1 publication Critical patent/KR940008843B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/16Picture reproducers using cathode ray tubes
    • H04N9/28Arrangements for convergence or focusing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명은 컴버전스회로에 관한 것으로, 일반적으로 사용되고 있는 컴버전스 조정점 패턴상의 조정위치 표시회로는 화면상에서 밝기를 높이할 경우에는 그 표시점을 확인할 수 없는 결함을 가지고 있었다.
이에 따라 본 발명은 상기와 같은 종래 회로의 결함을 감안하여 컴버전스 조정 패턴상에서의 조정위치를 나타내는 정사각형의 모양을 발생시켜 화면상의 밝기를 높게할 경우에도 표시점을 확인할 수 있도록 창안한 것으로 컴버전스의 조정을 용이하게 하는 효과를 제공한다.

Description

디지탈 컨버전스 패턴 발생 및 표시회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 디지탈 컨버전스 패턴 발생 및 표시회로도, 제6도는 제5도의 각부 파형 및 타이밍도, 제7도는 제5도에 의한 컨버전스 패턴도.

Claims (1)

  1. 위상 주파수 검출기(1), 로우패스 필터(2), 전압제어 발진기(3), 분주기(4), 비교기(5)로 구성되는 PLL회로로부터 일정주파수의 파형을 인가받아 크로스-해치 패턴을 발생시키는 컨버전스 회로에 있어서, 상기 분주기(4)로부터 분주된 수평동기펄스를 입력받는 앤드 게이트(19)와, 상기 앤드 게이트(19)의 출력신호를 상기 전압제어 발진기(3)에 출력에 의해 트리거 되어 입력하는 쉬프트 레지스터(20)와, 상기 쉬프트 레지스터(20)의 출력을 입력하여 수평 크로스-해치 패턴의 위치이동을 셀렉트하는 데이타 셀렉터(21)와, 수평 어드레스 클럭(IA)과 키보드의 수평 위치(D)의 제어 신호를 각기 입력하는수평 위치 표시기(22) 및 수직 위치 표시기(25)와, 상기 표시기(22,23)의 출력을 상기 분주기(4)의 클럭신호에 의해 트리거되어 입력하는 플립플롭(23)과, 상기 키보드 수평위치(D) 펄스를 클럭으로 하여 상기 플립플롭(23)의 출력을 입력하는앤드 게이트(24,26)와, 키보드 수직 위치의 입력신호(D)에 의해서 발생되는 수직 위치 펄스를 입력하는 앤드 게이트(26)와, 피-롬(11)의 출력신호(Q1)를 쉬프트 레지스터(27)에 입력시키고 수평 펄스(PLL)에 의해서 수평 펄스와 동기된 신호에 의해서 n'만큼 쉬프트된 출력과 이의 반전된 신호와 상기 신호(I)를 입력하는 쉬프트 레지스터(28)와, 상기 쉬프트 레지스터(27)에 의해서 발생된 수직 크로스-해치 패턴을 상기 데이타 셀렉터(21)의 출력신호와 함께 입력하여 컨버전스 조정 패턴인 크로스-해치 패턴을 발생하는 오아 게이트(33)와, 피-롬(11)의 출력신호(Q1)를 클럭으로 하여 플립플롭(31)을 리세트시키는 쉬프트 레지스터(28)와, 상기 플립플롭(31)의 반전 출력신호(Q')를 입력으로 피이드백시키며 상기 앤드 게이트(24,26)의 출력을 입력하여 수직,수평 표시점을 발생시키는 오아 게이트(32)와, 상기 데이타 셀렉터(21)의 출력과 함께가산하여 크로스-해치 패턴과 표시점을 합성시키며 생성된 합성 펄스를 증폭기(14)에서 증폭하여 비데오부로 출력시키는가산기(31)로 된 것을 특징으로 하는 디지탈 컨버전스 패턴 발생 및 표시회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910024553A 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로 KR940008843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910024553A KR940008843B1 (ko) 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024553A KR940008843B1 (ko) 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로

Publications (2)

Publication Number Publication Date
KR930015749A true KR930015749A (ko) 1993-07-24
KR940008843B1 KR940008843B1 (ko) 1994-09-26

Family

ID=19326170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024553A KR940008843B1 (ko) 1991-12-27 1991-12-27 디지탈 컨버전스 패턴 발생 및 표시회로

Country Status (1)

Country Link
KR (1) KR940008843B1 (ko)

Also Published As

Publication number Publication date
KR940008843B1 (ko) 1994-09-26

Similar Documents

Publication Publication Date Title
KR0139197B1 (ko) 디지탈 위상 고정 루프 회로
JPH02271794A (ja) クロック信号再発生回路網
ES473448A1 (es) Dispositivo divisor de frecuencia digital y circuito genera-dor de senales de tiempo de video correspondiente
JPH088738A (ja) Pll回路装置
JPS581785B2 (ja) 陰極線管の表示装置
KR940012826A (ko) 고조파 동기 검출방법 및 장치와 그것을 포함하는 시스템
US4617594A (en) Signal generator circuit
KR930015749A (ko) 디지탈 컨버전스 패턴 발생 및 표시회로
KR890006059A (ko) 텔레비젼 수상기
SE9301327D0 (sv) Sammansatt klocksignal
CA2076960A1 (en) Frequency scaler for synchronous digital clock
JP2619650B2 (ja) クロック信号発生装置
JP2542707B2 (ja) 水平同期パルス計測回路
KR920009222A (ko) 문자 표시 장치
KR20030065062A (ko) 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
US6229865B1 (en) Phase difference detection circuit for liquid crystal display
KR970009325A (ko) 프로젝션 티브이(tv)의 테스트패턴 발생장치
KR970031912A (ko) 온스크린 디스플레이용 동기신호 생성장치
JPS6051838B2 (ja) パタン信号発生装置
KR930011136B1 (ko) 디지탈 컨버젼스 조정방법 및 회로
KR950007610B1 (ko) 텔레비젼 수상기의 2배속 편향동기신호발생 시스템
JP2880263B2 (ja) 位相同期信号発生器
JPH07120944B2 (ja) Pll回路
KR950001436B1 (ko) 기준펄스 발생회로
SU1037239A2 (ru) Блок синхронизации дл устройств отображени информации

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee