KR940008106A - 반도체 집적회로장치 - Google Patents
반도체 집적회로장치 Download PDFInfo
- Publication number
- KR940008106A KR940008106A KR1019930020106A KR930020106A KR940008106A KR 940008106 A KR940008106 A KR 940008106A KR 1019930020106 A KR1019930020106 A KR 1019930020106A KR 930020106 A KR930020106 A KR 930020106A KR 940008106 A KR940008106 A KR 940008106A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- voltage limiting
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
본 발명은, 항시 일정하면서 최적치의 데이터기록용 및 소거용 전압을 발생시킬 수 있고, 게다가 데이터의 기록 등의 프로그램시간의 단축을 도모하고자 함에 그 목적이 있다.
이를 위해 본 발명은, 전원전위를 승압시키는 승압회로(18)와, 이 승압회로(18)의 출력단에 그 일단이 접속되어 상기 승압회로(18)의 출력단위를 일정치로 제한하는 전압제한회로(19) 및, 이 전압제한회로(19)의 타단에 접속되어 상기 전압제한회로(19)의 타단의 전위를 임의로 설정하는 전위설정회로(290)를 구비함으로써, 상기 승압회로(18)의 출력전위의 일정화가 도모됨과 더불어 임의의 전위로 설정된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 NAND형 EEPROM에 실장한 경우의 일부구성을 나타낸 회로도.
제2도는 제1도중 전압제한 회로 및 전위설정회로의 상세한 구성을 나타낸 회로도.
제3도는 제1도의 전압제한회로에서 사용되는 제너다이오드의 구조를 나타낸 것으로, 제3도(a)는 평면도,제3도(b)는 단면도.
제4도는 제3도의 제너다이오드의 제너브레이크다운전압의 온도의 존성을 나타낸 특성도.
제5도는 제1도의 전압제한회로의 다른상세한 구성을 나타낸 회로도.
제6도는 제2도의 회로에서 사용되는 제어신호를 외부로부터 입력하는 경우에 사용되는 입력회로의 회로도.
제7도는 제2도의 회로에서 사용되는 제어신호를 EEPROM내부에서 발생시키는 경우에 사용되는 회로의 회로도.
제8도는 본발명을 NOR형 EEPROM에 실장한 경우에 일부구성을 나타낸 회로도.
제9도는 NAND셀형EEPROM의 하나의 메모리셀을 나타낸 단면도.
Claims (15)
- 전원 전위를 승압시키는 승압수단(18)과, 이 승압수단(18)의 출력단에 그 일단이 접속되어 상기 승압수단(18)의 출력전위를 일정치로 제한하는 전압제한수단(19) 및, 이전압제한수단(19)의 타단에 접속되어 상기 전압제한수단(19)의 타단의 전위를 임의로 성정하는 전위설정수단(20)을 구비한 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 각각 부유게이트 및 제어게이트를 갖춘 복수개의MOSFET(11)가 직렬접속되어 구성된 NAND형 메모리셀 어레이(10)와, 상기 MOSFET(11)의 각 제어게이트에 접속된 워드선(WL)및, 상기 승압수단 (18)의 출력단에 접속되고, 이 출력단에 발생하는 전위를 어드레스입력에 따라 상기 워드선에 선택적으로 공급제어하는 어드레스 디코드 수단(13)을 더 구비한 것을 특징으로 하는 반도체 집적회로장치.
- 제2항에 있어서, 상기 전압제한수단(19)이 1개이상의 재너다이오드(21)로 구성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제3항에 있어서, 상기 제너다이오드(21)의 제너브레이크다운전압이 5V근처의 값으로 설정되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제2항에 있어서, 상기 전위설정수단(20)이, 상기 전압제한수단(19)의 타단의 전위와 기준전위 사이의 범위의 값을 갖춘 임의의 전위를 발생시키는 전위발생수단(22)과, 이 전위발생수단(22)에 의해 발생되는 임의의 전위 가 한쪽 입력으로서 공급되는 차동형 전위비교수단(23), 이 전위비교수단(23)의 다른 쪽 입력으로서 공급해야할 참조용전위를 발생시키는 참조용 전위발생수단(24) 및, 상기 전압제한수단(19)의 타단과 기준전위 사이에 전류통로가 삽입되어 상기 전위비교수단(23)의 비교출력으로 게이트제어되는 MOS형 스위치소자(25)로 구성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제5항에 있어서, 상기 전위발생수단(22)이, 상기 전압제한수단(19)의 타단과 기준전위간의 사이에 직렬로 삽입된 복수개의 저항소자(R1∼R9)와, 이복수개의 저항소자(R1∼R9)의 각 직렬접속점에 발생되는 전위를 제어신호에 따라 선택하는 전위선택수단(26)으로 구성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제2항에 있어서, 상기 전압제한수단(19)이 PN접합다이오드(37)와, 이에 직렬 접속된 1개 이상의 제너다이오드(21)로 구성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 제7항에 있어서, 상기 제너다이오드(21)의 제너브레이크다운전압이 5V근처의 값으로 설정되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 전원전위를 강압시키는 강압수단(86)과, 이 강압수단(86)의 출력단에 그 일단이 접속되어 상기 강압수단(86)의 출력전위를 일정치로 제한하는 전압제한수단(87), 이 전압제한수단(87)의 타단에 접속되어 상기 전압제 한수단(87)의 타단의 전위를 임의로 설정하는 전위설정수단(88)및, 부유게이트 및 제어게이트를 갖춘 MOSFET(81)로 이루어지고, 데이터의 소거시에 상이 강압수단(86)의 출력단에 발생하는 전위가 제어게이트에 공급되는 메모리셀을 구비한 것을 특징으로 하는 반도체 집적회로장치.
- 제9항에 있어서, 상기 전압제한수단(87)이 1개 이상의 제너다이오드(21)로 구성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 제10항에 있어서, 상기 제너다이오드의 제너브레이크다운전압이 5v근처의 값으로 설정되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제9항에 있어서, 상기 전위설정수단(88)이, 상기 전압제한 수단(87)의 타단의 전위와 기준전위 사이의 범위의 값을 갖춘 임의의 전위를 발생시키는 전위 발생수단(22)과, 이 전위발생수단(22)에 의해 발생되는 임의의 전위가 한쪽입력으로서 공급되는 차동형 전위비교수단(23), 이 전위비교수단(23)의 다른쪽 입력으로서 공급해야할 참조용 전위를 발생시키는 참조용 전위발생수단(24) 및, 상기 전압제한수단(87)의 타단과 기준전위 사이에 전류통로가 삽입되어 상기 전위비교수단(23)의 비교출력에 의해 게이트제어되는 MOS형 스위치소자(25)로 구성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제12항에 있어서, 상기 전위발생수단(22)이, 상기 전압제한수단(87)의 타단과 기준전위간의 사이에 직렬로 삽입된 복수개의 저항소자(R1~R9)와, 이 복수개의 저항소자(R1∼R9)의 각 직렬접속점에 발생하는 전위를 제어신호에 따라 선택하는 전위선택수단(26)으로 구성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제9항에 있어서, 상기 전압제한수단(87)이 PN접합 다이오드(37)와 이것에 직렬접속된 1개 이상의 제너다이오드(21)로 구성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 제14항에 있어서, 상기 제너다이오드(21)의 제너브레이크다운전압이 5V근처의 값으로 설정되어 있는 것을 특징으로 하는 반도체 집적회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-261863 | 1992-09-30 | ||
JP26186392 | 1992-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940008106A true KR940008106A (ko) | 1994-04-28 |
KR0139765B1 KR0139765B1 (ko) | 1998-06-01 |
Family
ID=17367805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930020106A KR0139765B1 (ko) | 1992-09-30 | 1993-09-28 | 반도체 집적회로장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0139765B1 (ko) |
-
1993
- 1993-09-28 KR KR1019930020106A patent/KR0139765B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0139765B1 (ko) | 1998-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100362700B1 (ko) | 반도체 메모리 장치의 전압 레귤레이터 회로 | |
CN101364118B (zh) | 稳压器和高压发生器 | |
KR950021713A (ko) | 반도체 집적회로장치 | |
US4874967A (en) | Low power voltage clamp circuit | |
JP2001035177A5 (ko) | ||
KR950004284A (ko) | 반도체 집적회로 | |
KR920008767A (ko) | 비휘발성 반도체 메모리 디바이스 | |
KR950006850A (ko) | 선택기 회로 | |
KR930024162A (ko) | 반도체 기억 장치 | |
US4723225A (en) | Programming current controller | |
KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
KR860000659A (ko) | M0s 스태틱형 ram | |
KR850008564A (ko) | 반도체 집적회로 장치 | |
KR930001654B1 (ko) | 반도체 메모리 집적회로 | |
KR100897286B1 (ko) | 부전위 방전 회로 | |
US6559710B2 (en) | Raised voltage generation circuit | |
KR900000915A (ko) | 불휘발성 반도체 메모리 | |
KR870009398A (ko) | 반도체 기억장치 | |
US5719490A (en) | Dual sourced voltage supply circuit | |
KR940008106A (ko) | 반도체 집적회로장치 | |
KR930017037A (ko) | 비휘발성 반도체 기억장치 | |
JPS6350798B2 (ko) | ||
US5691944A (en) | Non-volatile semiconductor memory device | |
KR890004498A (ko) | 논리회로 | |
CN1229512A (zh) | 具有与电源无关的低功耗位线电压箝位的存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080227 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |