KR940005718B1 - 집적회로 모듀울 연결 패키지 - Google Patents

집적회로 모듀울 연결 패키지 Download PDF

Info

Publication number
KR940005718B1
KR940005718B1 KR1019910004002A KR910004002A KR940005718B1 KR 940005718 B1 KR940005718 B1 KR 940005718B1 KR 1019910004002 A KR1019910004002 A KR 1019910004002A KR 910004002 A KR910004002 A KR 910004002A KR 940005718 B1 KR940005718 B1 KR 940005718B1
Authority
KR
South Korea
Prior art keywords
package
chips
chip
modulus
integrated circuit
Prior art date
Application number
KR1019910004002A
Other languages
English (en)
Other versions
KR920018918A (ko
Inventor
남승장
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910004002A priority Critical patent/KR940005718B1/ko
Publication of KR920018918A publication Critical patent/KR920018918A/ko
Application granted granted Critical
Publication of KR940005718B1 publication Critical patent/KR940005718B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

내용 없음.

Description

집적회로 모듀울 연결 패키지
제1도는 본 발명에 관련하는 칩의 연결상태를 나타내는 도면
제2도는 본 발명에 의해 실현된 패키지의 측단면도.
제3도는 본 발명에 관련하는 연결 프레임의 사시도.
제4도는 본 발명에 의해 실현된 패키지의 저면 사시도.
* 도면의 주요부분에 대한 부호의 설명
3 : 칩 3a, 3b : 모듀울 칩
6 : 연결부재 10 : 비도전성 물질
11 : 몰드물 12 : 스페이서
13 : 테스트 핀
본 발명은 집적회로 모듀울 연결 패키지에 관한 것으로서, 보다 상세하게는 회로 집적을 2개 이상의 모듀울로 분리 설계하여 테스트를 용이하게 함과 아울러 수율을 향상시킬 수 있도록 한 모듀울 연결 패키지에 관한 것이다.
일련의 여러 공정을 거쳐 제조된 웨이퍼는 소자의 전기적 성질에 대하여 각종 검사가 자동적으로 진행된다.
이때 검사로 부터의 정보는 컴퓨터로 입력되고 그것의 기억장치에 저장된 정보와 비교되어 수용성(acceptability)에 관한 결정을 하게 된다.
이 결정에서 그 회로가 규격이하로 떨어지면 컴퓨터에서는 프로우브를 통하여 웨이퍼 위에 소정의 표시를 하게 하여 불량을 가려내게 된다.
이 검사에서 점이 표시되지 않는 칩은 양호한 것으로서, 와이어 본딩을 거친후에 패키지되고 있다.
그런데 집적도가 점점 커지는 회로가 제안됨으로서 칩의 크기가 커지고 이로 인하여 면적이 증가하기 때문에 작은 결함으로 인해 수율이 저하하는 요인이 되고 있다.
고집적 회로일수록 테스트의 어려움이 따르게 되므로 테스트 전용 회로를 부가시켜 테스트를 용이하게 하고 있기 때문에 회로가 복잡할수록 테스트 전용 회로도 또한 증가적으로 부가하게 되는 문제점이 있다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해소하기 위하여 발명된 것으로서, 본 발명의 목적은 고집적의 칩을 분할하여 설계함으로서 설계 및 테스트 방법이 용이하고 수율을 향상시킬 수 있는 집적회로 모듀울 연결 패키지를 제공하는데 있다.
상기한 바와같은 목적을 실현하기 위하여 본 발명은, 2개 이상의 칩을 1개의 패키지로 몰딩함에 있어서 2개의 리드 프레임을 사용하여 그중 1개는 칩패드와 리드를 연결하고, 나머지는 칩과 칩 사이의 연결 지지물로 사용하며 이것의 타측단을 테스트 핀으로 사용하기 위해 패키지의 외부로 도출시킨 구성의 연결 패키지를 제공하고 있다.
이하 본 발명의 바람직한 실시예를 첨부한 도면에 따라 더욱 상세히 설명한다.
제1도는 본 발명에 따른 칩의 연결상태를 나타내는 도면이고, 제2도는 본 발명에 의해 실현된 패키지의 측단면도로서, 부호(1)은 리드 프레임을 지칭한다.
상기한 리드 프레임(1)은 그 중앙에 스프레더 판(2)이 위치하여 칩(3)의 장착이 가능하게 되어 있다.
그리고 리드 프레임(1)의 내측으로는 다수개의 리드(4)가 신장되어 본딩 와이어(5)에 의해 칩(3)과 전기적 연결이 이루어지고 있다.
상기한 칩(3)은 2개의 모듀울 칩(3a)(3b)으로 분할되어 각각 집적된 것으로서 이들 모듀울 칩(3a)(3b)은 연결부재(6)에 의해 상호 전기적 연결이 이루어지도록 되어 있다.
상기한 연결부재(6)는 제3도에 도시한 바와같이 다수개의 연결단자(7)를 구비하고 있다.
이 연결단자(7)들은 모듀울 칩(3a)(3b)상에 제공된 연결패드(8)상에 본딩되어 연결되는데, 이 연결패드(8)는 팬인, 팬아웃을 고려한 버퍼로 설계하여 면적을 최소화하는 것이 바람직하다.
물론 패키지 핀으로 나가는 칩의 입출력은 입출력 버퍼로 설계해야 하며, 2개의 모듀울 칩(3a)(3b)은 독립적으로 테스트할 수 있는 설계로 해야 한다.
상기한 연결부재(6)는 각각의 연결단자(7)들이 대향하는 쪽은 자유단으로 이루어져 있고, 그 반대쪽은 일체로 형성된 구조를 취하고 있다.
이와 같은 연결부재(6)에 의해 모듀울 칩(3a)(3b)이 상호 연결되고 테스트 핀이 도출되어 패키지된 구성이 제2도에 도시되어 있다.
이 구성에 의하면 스프레더 판(2)상에 위치하는 모듀울 칩은 연결부재(6)의 연결단자(7)와 와이어(9)로 전기적 접속이 이루어져 모듀울 칩(3a)(3b)이 서로 연결된 상태를 이루고 있다.
그리고 상기한 모듀울 칩(3a)(3b)은 본딩 와이어(5)에 의해 리드(4)와 연결되어 있다.
상기한 스프레더 판(2)과 연결부재(6)와이 사이에는 비도전성 물질(10)이 위치하여 상호간 전기적 흐름을 차단하도록 되어 있다.
이러한 전기적 접속에 의해 상호 연결된 모듀울 칩(3a)(3b)은 몰딩되어 몰드물(11)에 의해 감싸여져 있다.
상기한 물드물(11)의 아래면은 제4도에 도시한 바와같이 주변부에 스페이서(12)가 연장형성되어 인쇄회로기판(도시생략)에 장착시 전기적 연결이 이루어지지 안도록 되어 있다.
한편 상기한 연결부재(6)의 고정단축은 몰드물(11)의 외측으로 돌출되어 밀면에 밀착되는 상태로 다시 밴딩되고 적당한 길이로 절단되어 각각 독립된 다수개의 테스트 핀(13)을 형성하고 있다.
이와같이 구성되는 본 고안의 집적회로 모듀울 연결 패키지는 칩이 2개의 모듀울로 나뉘어 설계되기 때문에 칩의 크기를 줄일 수 있어 수율을 높일 수 있으며, 또 모듀울을 연결하는 연결단자를 외부로 도출시켜 테스트 단자로 사용할 수 있으므로 테스트 비용을 절감할 수 있는 이점이 있다.
이러한 구성에 따라 초 고집적회로의 제작을 용이하게 할 수 있으며, 불랑율을 줄일 수 있어 수율을 높일 수 있는 이점이 있으므로 특수한 패키지를 사용하지 않고도 고집적 회로의 실현을 가능하게 하는 효과가 있다.

Claims (2)

  1. 칩(3)이 모듀울 칩(3a)(3b)으로 분리되어 리드 프레임(1)에 일정한 거리를 두고 위치하고, 이들 모듀울 칩(3a)(3b)은 연결부재(6)에 의해 상호 전기적 연결이 이루어짐과 아울러 리드(4)와 전기적으로 연결되고, 상기한 연결부재(6)의 일측단은 몰드물(11)의 아래측으로 돌출되어 테스트 핀(13)을 이루고 있는 집적회로 모듀울 연결 패키지.
  2. 제1항에 있어서, 몰드물(11)의 저면에는 스페이서(12)가 일체로 형성되어 인쇄회로기판과의 전기적 접속이 방지되도록 한 집적회로 모듀울 연결 패키지.
KR1019910004002A 1991-03-13 1991-03-13 집적회로 모듀울 연결 패키지 KR940005718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910004002A KR940005718B1 (ko) 1991-03-13 1991-03-13 집적회로 모듀울 연결 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004002A KR940005718B1 (ko) 1991-03-13 1991-03-13 집적회로 모듀울 연결 패키지

Publications (2)

Publication Number Publication Date
KR920018918A KR920018918A (ko) 1992-10-22
KR940005718B1 true KR940005718B1 (ko) 1994-06-23

Family

ID=19312049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004002A KR940005718B1 (ko) 1991-03-13 1991-03-13 집적회로 모듀울 연결 패키지

Country Status (1)

Country Link
KR (1) KR940005718B1 (ko)

Also Published As

Publication number Publication date
KR920018918A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
US6576987B2 (en) Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6344976B1 (en) Interdigitated leads-over-chip lead frame device and method for supporting an integrated circuit die
US5408190A (en) Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US7078824B2 (en) Semiconductor device having a switch circuit
US7808092B2 (en) Semiconductor device with a plurality of ground planes
US7772044B2 (en) Method of manufacturing a semiconductor device including plural semiconductor chips
KR970006529B1 (ko) 반도체 장치
KR950001971A (ko) 노운 굳 다이 어레이용 테스트 소켓
KR970007387A (ko) 플립 칩 또는 와이어 본드 집적 회로를 테스트하기 위한 장치 및 그 장치를 구성하는 방법
US6815746B2 (en) Semiconductor device and method of manufacturing the same
US20180082983A1 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US6278128B1 (en) Semiconductor device having external connection terminals formed in two-dimensional area
KR940005718B1 (ko) 집적회로 모듀울 연결 패키지
KR100444169B1 (ko) 테스트용 세라믹 패키지
JP2901518B2 (ja) マルチチップ半導体装置
KR200162271Y1 (ko) 이피롬 메모리카드
KR0152555B1 (ko) 리드프레임을 적용한 칩 스케일 패키지
KR970077418A (ko) 리드 프레임을 이용한 노운 굳 다이 제조 방법
KR980006216A (ko) 패키지 일측에만 리드 단자를 구비한 반도체 장치
JP2871984B2 (ja) 半導体装置
KR0132403Y1 (ko) 반도체 패키지
JPS60200537A (ja) テスト専用端子付半導体装置
JP2006222109A (ja) マルチチップモジュール
KR980006210A (ko) 부가된 테스트 패드를 갖는 멀티 칩 패키지용 기판
KR960008316A (ko) 노운 굳 다이 어레이용 테스트 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee