KR940005286B1 - 반도체 소자 제조방법 및 이에 사용되는 냉각장치 - Google Patents

반도체 소자 제조방법 및 이에 사용되는 냉각장치 Download PDF

Info

Publication number
KR940005286B1
KR940005286B1 KR1019910007692A KR910007692A KR940005286B1 KR 940005286 B1 KR940005286 B1 KR 940005286B1 KR 1019910007692 A KR1019910007692 A KR 1019910007692A KR 910007692 A KR910007692 A KR 910007692A KR 940005286 B1 KR940005286 B1 KR 940005286B1
Authority
KR
South Korea
Prior art keywords
wafer
piq
heat exchange
nitrogen gas
cooling
Prior art date
Application number
KR1019910007692A
Other languages
English (en)
Other versions
KR920022384A (ko
Inventor
조병섭
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910007692A priority Critical patent/KR940005286B1/ko
Publication of KR920022384A publication Critical patent/KR920022384A/ko
Application granted granted Critical
Publication of KR940005286B1 publication Critical patent/KR940005286B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

반도체 소자 제조방법 및 이에 사용되는 냉각장치
제1도는 본 발명에 의한 반도체 소자 제조공정의 P.I.Q층 코딩을 위한 웨이퍼 냉각장치을 보인 구성도.
제2도는 제1도의 다른 실시예를 보인 구성도.
* 도면의 주요부분에 대한 부호의 설명
1, 1' : 질소가스관 2 : 열교환부
3 : 솔레노이드 밸브 4 : 플로우 미터
5 : 가스필터 6 : 웨이퍼
7 : 노즐 8, 9 : 항온수관
11 : 열교환용기 12, 13 : 냉각수관
14, 22 : 온도콘트롤러 21 : 냉장시스템
본 발명은 반도체 소자 제조방법 및 이에 사용되는 냉각장치에 관한 것으로, 특히 웨이퍼에 형성되는 P.I.Q(Polyimide Isoindroquinazoline-Dione) 코팅층(coating layer)의 두께를 보다 균일하게 하여 양질의 웨이퍼를 얻을수 있게 한 반도체 소자 제조방법 및 이에 사용되는 냉각장치에 관한 것이다.
통상적인 반도체 소자 제조공정에 있어서, 웨이퍼(wafer)에 P.I.Q(Polyiminde Isoindroquinazoline-Dione)를 코팅함에 있어서는, 먼저 웨이퍼를 샌드 엘리베이터(send elevator)에 의하여 작업대로 1장씩 이송시킨 다음, 상기 웨이퍼에 P.I.Q의 흡착력을 향상시키기 위하여 성분이 95% 톨루엔(toluene)인 알루미늄-킬레이트(Al-chelate)를 도포하고, D.H.P(Dehydration Hot Plate) 오븐(oven)에서 약 320℃로 가열시켜 웨이퍼를 굽는다(baking).
이와 같은 굽기공정은 습기를 제거하여 포토레지스트(Photo Resist)의 접착력을 증대시키기 위함이다.
이후, 웨이퍼를 냉각판(cool Plate)으로 이송시켜 실온으로 유지시킨 다음, P.I.Q의 1차 코팅을 실시한다.
이때, P.I.Q는 용액은 정지된 웨이퍼에 분산압력(dispense pressure) 3Kg/Cm2으로 7초동안 분산되며, 이후 웨이퍼는 저속으로 회전되어 웨이퍼에 5㎛ 두께의 P.I.Q층을 형성시키게 된다.
이와 같은 1차 P.I.Q 코팅의 완료된 웨이퍼를 핫 플레이트(hot plate) 오븐에서 90℃로 240초 동안 굽기를 실시한 다음, P.I.Q의 2차 코팅을 실시하게 되는데, 표면저항을 계산하여 충분한 양의 P.I.Q를 분산시키게 된다.
즉, 웨이퍼는 정지상태에서 분산압력 3Kg/Cm²으로 10초동안 P.I.Q 용액을 받은후, 저속으로 회전되어 9.0㎛∼10.5㎛의 스펙(spec)을 만족하도록 P.I.Q층을 형성시키게 되며, P.I.Q층의 두께는 10㎛가 가장 바람직하다고 알려지고 있다.
이후, 웨이퍼를 핫 플레이트 오븐에서 굽기공정을 실시한 다음 다시 D.H.P 오븐에서 고온으로 굽기공정을 실시하며, 냉각판에서 실온으로 유지시킨 후, 리시버 엘리베이터(receiver elevator)로 수납시키게 된다.
그러나 상기한 바와 같은 종래의 기술에 있어서는, P.I.Q의 1차 코팅후, 90℃로 240초 동안 구운(baking) 웨이퍼를 곧바로 P.I.Q 의 2차 코팅을 실시하게 되는바, 이때 웨이퍼는 온도가 실온보다 훨씬 높은 약 26℃를 유지할 뿐만 아니라 웨이퍼의 각 부분마다 온도차이가 발생되며, 이와 같은 상태에서 P.I.Q의 2차코팅을 위한 P.I.Q 용액이 분산됨으로써 P.I.Q 용액이 먼저 접촉되는 웨이퍼의 중앙부분이 용융되며, 이에 따라 웨이퍼의 두께를 전체적으로 균일하게 유지시키지 못하는 단점이 있었다.
즉, P.I.Q의 1차 코팅층이 굽기공정에 의하여 완전하게 굳지않은 상태에서 2차 코팅을 위한 P.I.Q 용액이 분산됨으로써 웨이퍼의 중앙부분의 두께는 얇게 되고, 외주연부로 갈수록 두께가 두꺼워져 두께차이가 심하게 벌어지게 되며, 이에 따라 에칭(etching) 불량이 발생되어 수율(Yield)이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해소하기 위하여 창안한 것으로, P.I.Q의 2차 코팅공정전에 웨이퍼에 냉각질소가스의 냉기를 공급하여 코팅면을 냉각시킴으로써 2차 코팅을 위한 P.I.Q 용액에 의하여 1차 P.I.Q 코팅층이 녹아내리는 현상을 방지하여, 보다 두께 균일성(thickness uniformity)이 향상된 웨이퍼를 얻을수 있도록 한 것인바, 이하 본 발명의 일실시예를 첨부도면에 의하여 설명한다.
본 발명에 의한 반도체 소자 제조방법은 P.I.Q의 2차 코팅공정을 시작하기 전, 즉 핫 플레이트 오븐에 의한 굽기공정이 완료된 후에 웨이퍼가 P.I.Q의 2차코팅을 위하여 코팅 유니트(coating unit)속으로 이송되면, 웨이퍼를 350∼450rpm, 가장 좋기로는 400rpm의 속도로 회전시키면서, 냉기를 15∼25초, 가장 좋기로는 20초동안 공급하여, 웨이퍼를 냉각시킴으로써 2차코팅을 위한 P.I.Q 용액에 의하여 웨이퍼의 중앙부분에 도포된 1차 P.I.Q 코팅층이 녹아내리는 현상을 방지하도록 한 것이다.
상기한 냉기는 냉각질소가스(cool N2GAS)를 사용하는 것이 바람직하며, 그러나 반드시 냉각질소가스에 한정하는 것은 아니고 여러가지의 것을 사용할 수 있다.
상기한 바와 같은 웨이퍼 냉각방법을 실현하기 위한 본 발명의 웨이퍼 냉각장치를 공급냉기가 냉각질소가스인 실시예로 하여 첨부된 도면에 의하여 설명하면 다음과 같다.
제1도는 본 발명에 의한 반도체 소자 제조공정의 P.I.Q 2차 코팅을 위한 웨이퍼 냉각장치를 보인 구성도로서, 이에 도시한 바와 같이, 질소가스관(1)(1')의 중간부에 코일형상의 열교환부(2)를 형성하여, 그 열교환부(2)가 열교환수단(A)을 지나도록 구성한 것이다.
이를 보다 상세하게 설명하면, 상기 질소가스관(1)에는 질소가스를 공급 및 차단시키는 솔레노이드 밸브(3)와, 질소가스의 압력등이 정상인지를 판별하도록 하는 플로우 미터(flow meter)(4)가 각각 설치되어 있으며, 냉각된 질소가스가 지나가는 질소가스관(1')에는 가스필터(Gas filter)(5)가 설치되어 있고, 상기 질소가스관(1')의 단부에는 냉각질소가스를 웨이퍼(6)상으로 뿌려주기 위한 노즐(7)이 설치되어 있다.
따라서, 질소가스관(1)(1')의 열교환부(2)를 지나는 질소가스는 열교환수단(A)에 의하여 냉각된 후, 노즐(7)에서 웨이퍼(6) 방향으로 분사되도록 되어 있다.
또한, 상기 열교환수단(A)은 여러가지 형태로 변형하여 실시할 수 있는 바, 항온수를 이용한 경우를 실시예로 설명하면 다음과 같다.
본 발명에 의한 열교환수단(A)은 질소가스관(1)(1')의 열교환부(2)가 지나는 20ℓ들이 열교환용기(11)에 온도콘트롤러(14)에 의해 적정온도(10℃)를 유지하는 항온수가 항온수관(8)(9)을 따라 순환하고 있으며, 온도콘트롤러(14)에는 냉각수관(12)(13)이 연결되어 있다.
도면중 미설명 부호 15는 냉각수의 흐름상태를 점검하기 위한 계측기를 보인 것이다.
상기한 바와 같이 구성되는 본 발명에 의한 웨이퍼 냉각장치에 의하여 웨이퍼에 P.I.Q를 코팅함에 있어서, P.I.Q의 2차 코팅전까지는 종래와 동일한 순서로 진행된다.
이를 설명하면, 먼저 웨이퍼를 센드 엘리베이터에 의하여 작업대로 1장씩 이송시킨 다음, 웨이퍼에 알루미늄-킬레이트를 도포하고, D.H.P 오븐에서 약 320℃로 가열시켜 웨이퍼를 구은 후, 냉각판으로 이송시켜 실온으로 유지시킨 상태에서 P.I.Q의 1차 코팅을 실시한다.
이후, 상기 웨이퍼를 핫 플레이트 오븐에서 90℃로 240초 동안 굽기를 실시한 다음, P.I.Q의 2차 코팅을 실시하게 된다.
이때, P.I.Q의 2차 코팅공정전에 굽기공정이 완료된 웨이퍼가 2차 코팅유니트의 속으로 이송되면, 질소가스관(1)으로, 공급되는 질소가스와, 열교환수단(A)의 열교환용기(11)로 공급되는 항온수가 열교환되어 질소가스의 온도를 낮추게 되며, 따라서 냉각된 질소가스가 질소가스관(1')을 통하여 노즐(7)에서 분사된다.
이때, 웨이퍼(6)를 400rpm의 속도로 회전시키면서 냉각질소가스를 20초동안 분사시키는 것이 바람직하다.
이후, 웨이퍼(6)를 정지시킨 다음, P.I.Q의 2차 코팅을 위하여 P.I.Q용액을 4초동안 분산시킨 후, 웨이퍼(6)를 10.0㎛의 P.I.Q층이 10㎛로 형성되도록 저속으로 회전시키게 된다.
이후의 공정은 종래와 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
이때, 열교환용기(11)의 내부온도를 기준온도인 10℃를 유지하는 것은 온도콘트롤러(14)에 의해 만들어진 항온수로써 유지하게 되고, 또한 항온수를 만들 때 온도콘트롤러(14)에서 많은 열이 발생되는 것을 냉각수관(12)(13)을 흐르는 냉각수에 의해 냉각하도록 하여 열교환용기(11)의 내부온도가 기준온도 이상으로 상승되는 현상을 방지하게 된다.
한편, 제2도는 본 발명에 의한 웨이퍼 냉각장치의 다른 실시예를 보인 것으로, 열교환수단(A)을 통상적인 냉장시스템(21)으로 사용하여 질소가스관(1)(1')의 열교환부(2)를 냉장시스템(21)을 지나도록 하고, 온도콘트롤러(22)에 의하여 질소가스의 열교환을 가능하도록 할 수 있는 것이다.
아래의 [표]는 종래기술과 본 발명의 기술을 대비한 것으로, 본 발명에 의한 균일성(uniformity)이 0.1%로 종래의 1.3%보다 현저하게 향상됨을 알 수 있다.
[표 1]
이상에서 설명한 바와 같은 본 발명은 P.I.Q의 2차 코팅전에 웨이퍼에 냉기를 공급하여 코팅면을 냉각시킴으로써 2차 코팅을 위한 P.I.Q 용액에 의하여 웨이퍼에 도포된 P.I.Q 코팅층의 중앙부분이 녹아 내리는 현상을 방지할 수 있으며, 이에 따라 웨이퍼의 중앙부분 및 외주연부의 두께를 균일하게 하여 보다 양질의 웨이퍼를 얻는 효과가 있다.

Claims (8)

  1. 웨이퍼에 알루미늄-킬레이트를 도포하는 공정과, 1차 굽기공정과, 냉각하여 실온으로 유지시키는 냉각공정과, 1차 P.I.Q 코팅층을 형성하는 공정과, 2차 굽기공정과, 2차 P.I.Q 코팅층을 형성하는 공정과, 코팅면에 냉기를 공급하여 냉각함으로써 1차 P.I.Q 코팅층의 중앙부분이 녹아내리는 것을 방지하기 위한 냉각공정과, 3차 굽기공정과 및, 고온 굽기공정으로 이루어짐을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 상기 웨이퍼는 350∼450rpm의 속도로 회전되며 15∼25초 동안 냉기를 공급함을 특징으로 하는 반도체 소자 제조방법.
  3. 제1항에 있어서, 상기 냉기를 냉각질소가스(COOL N2GAS)가 사용됨을 특징으로 하는 반도체 소자 제조방법.
  4. 선단에 웨이퍼로 향하는 노즐이 설치된 질소가스관(1)(1')과, 상기 질소가스관(1)(1')의 도중에 설치되어 질소가스관을 통과하는 질소가스를 냉각시키는 열교환수단(A)을 구비하여서 됨을 특징으로 하는 반도체 소자 제조공정의 P.I.Q 코팅을 위한 웨이퍼 냉각장치.
  5. 제4항에 있어서, 상기 질소가스관(1)에 솔레노이드 밸브(3)와, 플로우 미터(4)가 설치되고, 질소가스관(1')에는 가스필터(5)가 설치된 것임을 특징으로 하는 반도체 소자 제조공정의 P.I.Q 코팅을 위한 웨이퍼 냉각장치.
  6. 제4항에 있어서, 상기 열교환수단(A)은 질소가스관(1)(1')의 도중에 형성되는 열교환부(2)와, 이 열교환부(2)가 통과하는 열교환용기(11)와, 열교환용기(11)에 항온수를 공급하는 항온수관(8)(9)과, 항온수관에 항온수를 공급하는 온도콘트롤러(14) 및, 온도콘트롤러(14)를 냉각시키기 위한 냉각수관(12)(13)을 구비하여서 됨을 특징으로 하는 반도체 소자 제조공정의 P.I.Q 코팅을 위한 웨이퍼 냉각장치.
  7. 제6항에 있어서, 상기 열교환부(2)는 코일형상으로 형성된 것임을 특징으로 하는 반도체 소자 제조공정의 P.I.Q 코팅을 위한 웨이퍼 냉각장치.
  8. 제4항에 있어서, 상기 열교환수단은 질소가스관(1)(1')의 열교환부(2)가 장착됨과 아울러 온도콘트롤러(22)에 의하여 온도가 조절되는 냉장시스템(21)인 것을 특징으로 하는 반도체 소자 제조공정의 P.I.Q 코팅을 위한 웨이퍼 냉각장치.
KR1019910007692A 1991-05-13 1991-05-13 반도체 소자 제조방법 및 이에 사용되는 냉각장치 KR940005286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910007692A KR940005286B1 (ko) 1991-05-13 1991-05-13 반도체 소자 제조방법 및 이에 사용되는 냉각장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007692A KR940005286B1 (ko) 1991-05-13 1991-05-13 반도체 소자 제조방법 및 이에 사용되는 냉각장치

Publications (2)

Publication Number Publication Date
KR920022384A KR920022384A (ko) 1992-12-19
KR940005286B1 true KR940005286B1 (ko) 1994-06-15

Family

ID=19314359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007692A KR940005286B1 (ko) 1991-05-13 1991-05-13 반도체 소자 제조방법 및 이에 사용되는 냉각장치

Country Status (1)

Country Link
KR (1) KR940005286B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423268B1 (ko) * 2018-02-20 2022-07-21 주식회사 원익아이피에스 기판처리 장치

Also Published As

Publication number Publication date
KR920022384A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US8864933B2 (en) Substrate treatment apparatus and substrate treatment method
KR0180018B1 (ko) 반도체 기판에 형성된 절연체를 평탄화시키는 방법 및 장치
US6889764B2 (en) Cooling device and cooling method
JP3917237B2 (ja) レジスト膜形成方法
US20020048860A1 (en) Method of producing thin films using current of process gas and inert gas colliding with each other and apparatus for producing thin films for practicing the same method
KR940005286B1 (ko) 반도체 소자 제조방법 및 이에 사용되는 냉각장치
US11703761B2 (en) Temperature controlling apparatus
JPH06151295A (ja) 半導体装置の製造方法及びその製造装置
KR0175071B1 (ko) 도포방법
CN111983894A (zh) 涂胶方法
CN109671620A (zh) 半导体器件制备过程中的杂质扩散工艺
US6207357B1 (en) Methods of forming photoresist and apparatus for forming photoresist
JPH11345765A (ja) 半導体ウェ―ハ上のレジストをベ―キングするための装置
JPH09172053A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH03224236A (ja) 被処理体の処理方法及び処理装置
JPH0211727A (ja) 歯車の雰囲気ガス中における高周波コンターハードニング方法およびその装置
CN114851409A (zh) 一种改善圆片成膜均匀性的加热方法
JPS6130619A (ja) 急冷方法
JPS6086542A (ja) フオトレジスト塗布装置
KR100390896B1 (ko) 반도체 소자의 절연막의 화학적 기계적 평탄화 방법
JP2591360B2 (ja) フォトレジストの塗布方法
JPH0699350A (ja) 定盤の温度制御方法
JP2815446B2 (ja) 処理装置
CN116313877A (zh) 改善晶圆间厚度均匀性的排气方法及排气装置及扩散炉
JPH04167516A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee