KR940004903A - Ⅳ족 원소와 도핑된 ⅲ족과 ⅴ족 화합물 반도체를 포함하는 피-엔(p-n) 접합 장치 - Google Patents

Ⅳ족 원소와 도핑된 ⅲ족과 ⅴ족 화합물 반도체를 포함하는 피-엔(p-n) 접합 장치 Download PDF

Info

Publication number
KR940004903A
KR940004903A KR1019930014815A KR930014815A KR940004903A KR 940004903 A KR940004903 A KR 940004903A KR 1019930014815 A KR1019930014815 A KR 1019930014815A KR 930014815 A KR930014815 A KR 930014815A KR 940004903 A KR940004903 A KR 940004903A
Authority
KR
South Korea
Prior art keywords
junction device
compound semiconductor
cycle
layer
dopant
Prior art date
Application number
KR1019930014815A
Other languages
English (en)
Other versions
KR100270857B1 (ko
Inventor
파사노 코프 로즈
프레데릭 슈베르트 어드만
Original Assignee
오레그 이. 앨버
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 앨버, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 오레그 이. 앨버
Publication of KR940004903A publication Critical patent/KR940004903A/ko
Application granted granted Critical
Publication of KR100270857B1 publication Critical patent/KR100270857B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 P 또는 n 또는, p 및 n 두 영역이 탄소, 게르마늄 및 실리콘으로부터 선택된 양쪽성 Ⅳ족 원소 도펀트(dopant)를 갖추고 선택적으로 도핑된 초격자에 의해 형성되는 Ⅲ과 Ⅴ족 화합물 반도체를 구비한 p-n 접합장치를 실현할수 있다. 초-격자는 두 층을 각각 포함한 다수의 주기를 포함한다. 전도 형태에 따라, 상기 전도성 형태의 초격자 영역을 형성하는 주기 내의 단지 한 층 만이 상기 도펀트를 갖추고 선택적으로 도핑되며, 이들 주기 내에서 다른 층은 비도핑된 채로 남아 있는다. 초격자는 몰레큘러 비임 에피탁시(Molecular Beam Epitaxy) 기술로 형성되며, 도펀트는 각 주기층을 형성하는 단층 사이에 시트(sheet)를 중앙에 증착시킴으로써 델타-도핑에 의해 각 층과 상호 결합한다.
각 주기는 화합물 반도체 내의 양이온 구성비에 대응한 수치비로써 두 층내에 증착된 5 내지 15개의 단층을 포함한다. 저성장 온도 즉, 410℃ 내지 450℃의 범위는 거울과 유사한 면이된다. 화합물 반도체 Ga0.47In0.53As에 있어서, 주기당 8개의 단층을 갖춘 초격자 GaAs/InAs순서의 초격자는 0.47/0.53의 비율로 성장한다. 1016㎝-3의 프리 캐리어(free carrier)집속에서 P형 및 n형인 200 내지 2300 ㎠/Vs의 캐리어 이동성은 양쪽성 도펀트로써 탄소로 얻는다.

Description

ⅣV족 원소와 도핑된 Ⅲ족과 Ⅴ족 화합물 반도체를 포함하는 피-엔(P-N) 접합 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 InAs 및 GaAs 층의 중심에 선택적으로 б-도핑된 GaAs/InAs 초격자를 포함한 장치의 개략도,
제2도는 제1도에 도시된 p-n 접합을 일부분과 상기 P-n 접합에 대향하는 상이한 각 전도성 형태에 대한 초격자의 두 주기의 개략도,
제3도 및 제4도는 초격자가 하나의 전도성 형태를 형성하는 p-n 접합을 갖춘 장치의 두 버젼(version)에 대한 개략도,
제5도는 InP 기판상에 GaAs/InAs 초격자 p-n 접합의 전류 전압 특성을 도시한 도면.

Claims (28)

  1. Ⅲ족과 Ⅴ족 화합물 반도체와 전극을 포함하는 반도체 구조를 구비하는 상기 구조에 대해 전극을 구비한 p-n 접합 장치에 있어서, 상기 구조는 아래에서 위로, 기판과, 버퍼층과, p-n 접속을 상호 결합하는 초격자 및 전도 접촉층을 구비하고 있는데, 상기 초격자는 다수의 주기를 포함하며, 각 주기는 두층을 포함하며, 두개의 영역을 형성하는 그룹으로 배치되어 있으며, 두개의 영역 중 한 영역에 있어서, 각 주기내의 한 층만이 상기 한 영역에 대해 한 형태의 전도성을 전달하는 불순물로 도핑되고, 상기 두 영역 중 다른 영역에 있어서, 각 주기내의 다른 한 층만이 상기 다른 영역에 대해 반대 형태의 전도성을 전달하는 불순물로 도핑되며, 상기 도펀트는 탄소, 게르마늄 및 실리콘을 함유하는 그룹으로부터 선택된 양쪽성 도펀트이며, 상기 도펀트는 상기 한 영역을 형성하는 각 주기중 한층의 중심과 상기 다른 영역을 형성하는 각 주기중 다른 층으로 선택적으로 δ-도핑 됨으로써 도입되는 p-n 접합 장치.
  2. 제1항에 있어서, 각 주기는 상기 화합물 반도체 내의 양이온 구성비에 대응한 5 내지 15의 수치비의 범위인 다수의 단층을 포함하는 p-n 접합 장치.
  3. 제1항에 있어서, 상기 도펀트는 탄소를 구비하는 p-n 접합 장치.
  4. 제1항에 있어서, 상기 화합물 반도체는 GaxIn1-xAs, (GaAl)xIn1-xAs 및 AlxIn1-xAs (여기서 x는 0.47±0.05)를 함유하는 그룹으로부터 선택되는 p-n 접합 장치.
  5. 제1항에 있어서, 상기 기판은 InP를 함유하며, 상기 화합물 반도체는 Ga0.47In0.53As를 함유하는 p-n 접합 장치.
  6. 제5항에 있어서, 각 주기는 8개의 단층을 포함한 p-n 접합 장치.
  7. 제5항에 있어서, GaAs 및 InAs 단층은 3.76 내지 4.26의 비율로 각각 존재하는 p-n 접합 장치.
  8. 제5항에 있어서, 탄소는 ㎤당 1×1016내지 5×1018의 집속으로 각 층 내에 포함되는 p-n 접합 장치.
  9. 제1항에 있어서, 상기 초격자는 10 내지 50의 주기를 포함하는 p-n 접합 장치.
  10. 제1항에 있어서, 상기 초격자는 100 내지 300의 주기를 포함하는 p-n 접합 장치.
  11. 제1항에 있어서, 상기 화합물 반도체는 GayIn1-yP, (GaAl)yIn1-yP 및 AlyIn1-yP (여기서 y는 0.515±0.05)를 함유하는 그룹으로부터 선택되는 p-n 접합 장치.
  12. 제11항에 있어서, 상기 기판은 GaAs를 함유하며, 상기 화합물 반도체는 Ga0.515In0.485P를 함유하는 p-n 접합 장치.
  13. 제1항에 있어서, 상기 단층 및 양쪽성 도펀트는 MBE에 의해 증착되는 p-n 접합 장치.
  14. Ⅲ족과 Ⅴ족 화합물 반도체로 이루어진 다수의 층을 포함한 반도체 구조와 상기 구조에 전극을 구비한 p-n 접합 장치에 있어서, 상기 구조는 아래에서 위로, 기판과, 버퍼층과, 제1전도형을 갖는 영역과, 제2전도형을 갖는 영역 및, 전도 접촉층을 구비하며, 여기서, 상기 영역중 하나의 영역은 다수의 주기를 포함한 초격자이며, 상기의 각 주기는 두개의 층을 포함하며, 각 주기에 있어서 한 층은 다른 영역의 전도 형태와 반대인 전도형태를 상기 영역에 전달하는 불순물로 도핑되며, 상기 도펀트는 탄소, 게르마늄 및 실리콘을 함유하는 그룹으로부터 선택된 양쪽성 도펀트를 구비하며, 상기 도펀트는 각 주기내의 한층의 중심에서 δ-도핑에 의해 선택적으로 도입되는 p-n 접합 장치.
  15. 제14항에 있어서, 각 주기는 상기 화합물 반도체 내의 양이온 구성비에 대응한 5 내지 15의 수치비의 수치범위인 다수의 단층을 포함하는 p-n 접합 장치.
  16. 제14항에 있어서, 상기 도펀트는 탄소를 구비하는 p-n 접합 장치.
  17. 제14항에 있어서, 상기 화합물 반도체는 GaxIn1-xAs, (GaAl)xIn1-xAs 및 AlxIn1-xAs (여기서 x=0.47±0.05)를 함유하는 그룹으로부터 선택되는 p-n 접합 장치.
  18. 제14항에 있어서, 상기 기판은 InP를 함유하며, 상기 화합물 반도체는 Ga0.47In0.53As를 함유하는 p-n 접합 장치.
  19. 제18항에 있어서, 각 주기는 8개의 단층을 포함한 p-n 접합 장치.
  20. 제18항에 있어서, 상기 제1화합물은 3.76 대 4.24의 비율로 각각 존재하는 GaAs 및 InAs의 단층들을 구비한 p-n 접합 장치.
  21. 제18항에 있어서, 탄소는 ㎤당 1×1016내지 5×1018의 집속으로 각 층 내에 포함되는 p-n 접합 장치.
  22. 제14항에 있어서, 상기 기판은 GaAs를 함유하며, 상기 화합물 반도체는 Ga51.5In48.5를 함유하는 p-n 접합 장치.
  23. 제14항에 있어서, 상기 초격자는 10 내지 500의 주기를 포함하는 p-n 접합 장치.
  24. 제23항에 있어서, 상기 초격자는 100 내지 300의 주기를 포함하는 p-n 접합 장치.
  25. 제14항에 있어서, 상기 화합물 반도체는 GayIn1-yP, (GaAl)yIn1-yP 및 AlyIn1-yP (여기서 y=0.515±0.05)를 함유하는 그룹으로부터 선택되는 p-n 접합 장치.
  26. 제25항에 있어서, 상기 화합물 반도체는 GayIn1-yP, (GaAl)yIn1-yP 및 AlyIn1-yP (여기서 y=0.515±0.05)를 함유하는 그룹으로부터 선택되는 p-n 접합 장치.
  27. 제14항에 있어서, 상기 단층과 양쪽성 도펀트는 MBE에 의해 증착되는 p-n 접합 장치.
  28. Ⅲ족과 Ⅴ족 화합물 반도체로 이루어진 다수의 층을 포함하는 반도체 구조와 상기 구조에 전극을 구비한 p-n 접합 장치에 있어서, 상기 구조는 p-n 접합 기판과, 버퍼층과, p-n 접합을 결합하는 초격자 및, 전도접촉층을 결합하는 초격자를 포함하며, 여기서, 상기 초격자는 다수의 주기를 포함하며, 각 주기는 두개의 층을 포함하고 두개의 영역을 형성하는 그룹으로 배치되어 있으며, 두개의 영역 중 한 영역에 있어서, 각 주기내의 한 층 만이 상기 한 영역에 대해 한 형태의 전도성을 전달하는 불순물로 도핑되고, 상기 두 영역 중 다른 영역에 있어서, 각 주기 내의 다른 한 층만이 상기 다른 영역에 대해 반대 형태의 전도성을 전달하는 불순물로 도핑되며, 상기 도펀트는 탄소, 게르마늄 및 실리콘을 함유하는 그룹으로부터 선택된 양쪽성 도펀트이며, 상기 도펀트는 상기 한 영역을 형성하는 각 주기 중 한 층의 중심으로 선택되고 상기 다른 영역을 형성하는 각 주기 중 다른층으로 б-도핑됨으로써 도입되는 p-n 접합 장치.
KR1019930014815A 1992-08-24 1993-07-31 Iv족 원소가 도핑된 iii-v족 화합물 반도체를 구비한 p-n 접합 장치 KR100270857B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US934,840 1992-08-24
US07/934,840 US5268582A (en) 1992-08-24 1992-08-24 P-N junction devices with group IV element-doped group III-V compound semiconductors

Publications (2)

Publication Number Publication Date
KR940004903A true KR940004903A (ko) 1994-03-16
KR100270857B1 KR100270857B1 (ko) 2000-12-01

Family

ID=25466161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014815A KR100270857B1 (ko) 1992-08-24 1993-07-31 Iv족 원소가 도핑된 iii-v족 화합물 반도체를 구비한 p-n 접합 장치

Country Status (7)

Country Link
US (1) US5268582A (ko)
EP (1) EP0585003A3 (ko)
JP (1) JPH06204499A (ko)
KR (1) KR100270857B1 (ko)
CA (1) CA2100492C (ko)
SG (1) SG42926A1 (ko)
TW (1) TW275700B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017384A (ko) * 2017-06-15 2020-02-18 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781097B2 (ja) * 1992-01-30 1998-07-30 三菱電機株式会社 半導体装置およびその製造方法
US5594750A (en) * 1995-06-06 1997-01-14 Hughes Aircraft Company Selectively Si-doped InAs/A1AsSb short-period-superlattices as N-type cladding layers for mid-IR laser structures grown on InAs substrates
JP2718406B2 (ja) * 1995-12-19 1998-02-25 日本電気株式会社 電界効果トランジスタ
JP3763667B2 (ja) * 1998-04-23 2006-04-05 株式会社東芝 半導体発光素子
US6043143A (en) * 1998-05-04 2000-03-28 Motorola, Inc. Ohmic contact and method of manufacture
US6097041A (en) * 1998-08-24 2000-08-01 Kingmax Technology Inc. Light-emitting diode with anti-reflector
JP5011607B2 (ja) * 2001-04-16 2012-08-29 住友電気工業株式会社 受光素子
US7295586B2 (en) * 2002-02-21 2007-11-13 Finisar Corporation Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
DE10317397A1 (de) * 2003-04-15 2004-11-04 Scheidt & Bachmann Gmbh Vorrichtung zur Annahme von Münzen
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7860137B2 (en) 2004-10-01 2010-12-28 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
CN101432936B (zh) * 2004-10-01 2011-02-02 菲尼萨公司 具有多顶侧接触的垂直腔面发射激光器
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
US8080820B2 (en) * 2009-03-16 2011-12-20 Intel Corporation Apparatus and methods for improving parallel conduction in a quantum well device
CN103579326B (zh) * 2012-08-03 2016-12-21 电子科技大学 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管
US20170345900A1 (en) * 2014-12-23 2017-11-30 Intel Corporation Diffusion tolerant iii-v semiconductor heterostructures and devices including the same
KR102318743B1 (ko) 2014-12-23 2021-10-28 인텔 코포레이션 비평면 반도체 디바이스의 서브핀에 사용하기 위한 iii-v족 반도체 합금 및 그 형성 방법
US11417523B2 (en) 2018-01-29 2022-08-16 Northwestern University Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms
US10411101B1 (en) 2018-07-30 2019-09-10 International Business Machines Corporation P-N junction based devices with single species impurity for P-type and N-type doping
DE102019003068A1 (de) * 2019-04-30 2020-11-05 3-5 Power Electronics GmbH Stapelförmige hochsperrende lnGaAS-Halbleiterleistungsdiode
CN114341408A (zh) * 2019-07-09 2022-04-12 集成太阳能公司 在(111)Si上生长的第III-V族材料的受控的n-掺杂的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675709A (en) * 1982-06-21 1987-06-23 Xerox Corporation Quantized layered structures with adjusted indirect bandgap transitions
EP0133342B1 (en) * 1983-06-24 1989-11-29 Nec Corporation A superlattice type semiconductor structure having a high carrier density
JPS6453570A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Superlattice device
JPH01171269A (ja) * 1987-12-26 1989-07-06 Fujitsu Ltd 半導体装置
GB2223351A (en) * 1988-09-28 1990-04-04 Philips Electronic Associated A method of manufacturing a semiconductor device having waveguide structure
JP2646799B2 (ja) * 1989-12-21 1997-08-27 日本電気株式会社 半導体多層膜
JPH045817A (ja) * 1990-04-23 1992-01-09 Hitachi Ltd エピタキシャル成長層、その成長法、半導体装置及び高抵抗領域の製造方法
EP0565054A3 (en) * 1992-04-09 1994-07-27 Hughes Aircraft Co N-type antimony-based strained layer superlattice and fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017384A (ko) * 2017-06-15 2020-02-18 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법

Also Published As

Publication number Publication date
SG42926A1 (en) 1997-10-17
CA2100492A1 (en) 1994-02-25
KR100270857B1 (ko) 2000-12-01
JPH06204499A (ja) 1994-07-22
TW275700B (ko) 1996-05-11
EP0585003A3 (en) 1996-01-31
EP0585003A2 (en) 1994-03-02
US5268582A (en) 1993-12-07
CA2100492C (en) 1996-08-27

Similar Documents

Publication Publication Date Title
KR940004903A (ko) Ⅳ족 원소와 도핑된 ⅲ족과 ⅴ족 화합물 반도체를 포함하는 피-엔(p-n) 접합 장치
CA1236590A (en) Semiconductor device with hole conduction via strained lattice
JP2512422B2 (ja) 半導体デバイス
US6452220B1 (en) Current isolating epitaxial buffer layers for high voltage photodiode array
CA1265626A (en) Electron gas hole gas tunneling transistor device
CA1276275C (en) Resonant tunneling transistor
JP2781021B2 (ja) 磁界センサ
US4821082A (en) Heterojunction bipolar transistor with substantially aligned energy levels
JPH02231777A (ja) 共鳴トンネル光電素子
KR20140000424A (ko) 반도체소자 및 그 제조방법
KR920006434B1 (ko) 공진 터널링 장벽구조장치
US4929064A (en) Optical communications modulator device
US4027180A (en) Integrated circuit transistor arrangement having a low charge storage period
US4855797A (en) Modulation doped high electron mobility transistor with n-i-p-i structure
JPH0347744B2 (ko)
US3163562A (en) Semiconductor device including differing energy band gap materials
US4953955A (en) Photovoltaic driven multiple quantum well optical modulator
US5512764A (en) Coupled-quantum-well field-effect resonant tunneling transistor for multi-valued logic/memory applications
US4994882A (en) Semiconductor device and method
US5408107A (en) Semiconductor device apparatus having multiple current-voltage curves and zero-bias memory
JP2765607B2 (ja) トンネル効果型半導体装置
Guo et al. A multiple‐negative‐differential‐resistance switch with double InGaP barriers
KR920002092B1 (ko) 매립형 쇼트키 전극을 이용한 고속 수광소자
US5895931A (en) Semiconductor device
JP2658934B2 (ja) トンネルトランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990104

Effective date: 20000330

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 13

EXPY Expiration of term