KR940004332B1

KR940004332B1 - 정보처리장치

Info

Publication number: KR940004332B1
Application number: KR1019910006530A
Authority: KR
Inventors: 야스유키 노즈야마; 가즈히코 오하시
Original assignee: 가부시키가이샤도시바; 아오이 죠이치; 도시바 마이크로 일렉트로닉스 가부시키가이샤; 다케다이 마사다카
Priority date: 1990-04-24
Filing date: 1991-04-24
Publication date: 1994-05-19
Also published as: EP0454052A2; KR910018916A; EP0454052A3; JPH0719217B2; EP0454052B1; JPH045734A; DE69130079T2; DE69130079D1; US5515517A

Abstract

내용 없음.

Description

정보처리장치

제1도는 본 발명의 제1실시예에 따른 정보처리장치의 요부구성을 나타낸 도면.

제2도는 제1도에 도시된 장치의 타이밍 챠트.

제3도는 종래의 정보처리장치의 요부구성을 나타낸 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

1a, 1b : 마크로 블록 2 : 버스제어회로

3a, 3b : 버스 버퍼 4 : 버스

5 : 레지스터 6a, 6b, 8 : 플립플롭

7a, 7b : 셀렉터 9a, 9b, 10, 11 : 논리게이트

[산업상의 이용분야]

본 발명은 효율이 좋은 검사용 테스트 벡터 발생 및 검사ㆍ시험이 가능한 정보처리장치에 관한 것이다.

[종래의 기술 및 그 문제점]

마이크로프로세서 등과 같은 정보처리장치에서는 가산기와 산술논리연산 유니트, 레지스터 파일(RAM), ROM 등의 수많은 조합회로 혹은 순서회로로 구성된 기능요소[이하, 마크로 블록(Macro Block)이라 칭함]가 어드레스 버스나 데이터 버스 등의 버스에 접속되어 있는 바, 이런 버스를 매개하여 마크로 블록간에서 정보의 전송이 이루어지고 있다.

버스를 매개한 마크로 블록간의 데이터전송 제어방식은 크게 2가지 방식으로 나뉘어진다. 그 중 제1제어방식은 마이크로프로세서 등에 의해 실행되는 것으로서, 기본적으로는 1개의 제어블록이 집중적으로 버스의 입출력 관리를 하는 방식이다. 한편, 제2제어방식은 복수의 제어요소로 버스의 입출력을 관리하는 것이다. 최근의 대규모화되고 복잡해진 정보처리장치에는 상기한 제어방식 모두를 포함하는 것도 많이 나오고 있다.

상기 제1제어방식 및 제2제어방식에 있어서도 공히 버스에 데이터를 출력하는 마크로 블록을 택일적으로 선택하고, 다른 마크로 블록의 버스에 대한 출력을 금지상태로 하도록 하고 있다. 이는 복수의 마크로 블록이 동일 버스로 데이터를 출력하는 것이 중복된 경우에 생기는 데이터의 충돌(버스 충돌)을 방지하기 위해서이다.

상기한 제어방식 중 특히 제2의 데이터전송 제어방식을 채택하고 있는 정보처리장치 또는 정보처리장치의 일부에 있어서는 근래에 제어로직의 대규모화 및 복잡화가 진행되고 있기 때문에, 통상 동작 상태에 있어서 외부로부터 부여되는 명령에만 의존하여 장치를 충분히 검사ㆍ시험하는 것은 불가능하게 되어 있다. 이 때문에, 내부의 플립플롭 등에 스캔 버스방식에 의해 시험계열(테스트 벡터; Test Vector)을 설정하여 검사ㆍ시험할 수 있도록 된 정보처리장치가 늘어나고 있다. 상기 스캔 버스방식은 순서회로를 확실하게 검사할 수 있지만. 테스트 벡터를 시리얼로 전송해야만 하기 때문에 일반적으로 테스트에 적잖은 시간이 걸리게 된다.

따라서 상기한 정보처리장치에서의 검사ㆍ시험에 있어서, 일반적으로 ROM 이나 RAM 등의 기억요소를 포함하는 마크로 블록에 대해서는 전용의 테스트를 적용시키고, 랜덤 로직을 주체로 하는 제어 로직이나 다른 마크로 블록에 대해서는 스캔 버스 방식에 의한 스캔 테스트를 적용시키고 있다.

다음에는 상기한 스캔 버스방식에 의한 스캔 테스트가 가능한 정보처리장치에 있어서 버스에 대한 데이터 출력제어에 관해 제3도를 참조하여 설명한다.

제3도는 스캔 테스트가 가능한 정보처리장치의 요부구성을 나타낸 블록도이다.

제3도에 있어서, 통상 동작상태에서는 순서회로 혹은 조합회로로 구성된 마크로 블록(1a,1b)의 출력은 랜덤 로직으로 구성되며 마이크로 명령등에 의해 제어되는 구성을 취할 수도 있는 버스제어회로(2)에 의해 택일적으로 도통제어되는 버스 버퍼(3a,3b)를 매개하여, 버스(4)로 택일적으로 출력된다. 한편, 제3도에 있어서, 마크로 블록(1a,1b)에 대한 버스(4)로부터의 입력 버스는 생략되어 있지만, 이는 본 발명의 본질적인 부분이 이들 마크로 블록으로부터 버스로의 출력제어에 있기 때문에 설명을 간략하기 하기 위해 생략한 것일 뿐이고, 실제적인 정보처리장치에서는 상기한 입력 버스가 있어도 된다.

한편, 스캔 테스트는 예컨대 D알고리즘에 기초하여 CAT(컴퓨터에 의한 테스트 지원시스템)에 의해 자동적으로 생성된 테스트 벡터가 마크로 블록(1a,1b) 및 버스제어회로(2)로 스캔방식(스캔동작상태)으로 외부로 독출된다고 하는 형태로 테스트가 행하여진다. 이때, 버스 버퍼(3a,3b)를 매개하여 버스(4)로 출력된 마크로 블록(1a,1b)의 출력은 버스(4)와 외부단자간에 설치된 레지스터(5)에 격납된 다음, 외부로 출력되어 관측된다. 그 출력은 레지스터(5)를 스캔할 수 있는 구성으로 하여 시리얼로 행하도록 하는 경우가 일반적이다.

이러한 스캔 테스트의 테스트 벡터 발생에 있어서, 버스제어회로(2)에 의한 버스 버퍼(3a,3b)에 제어에 주목하여 보면, 버스제어회로(2)가, ① 버스 버퍼(3a)만을 도통상태로 하고, 마크로 블록(1a)의 출력만을 버스(4)로 출력하는 것

② 버스 버퍼(3b)만을 도통상태로 하고, 마크로 블록(1b)의 출력만을 버스(4)로 출력하는 것

③ 양 버스 버퍼(3a,3b)를 모두 비도통상태로 하고, 양 마크로 블록(1a,2b)의 출력을 버스(4)로 모두 출력하는 것

④ 양 버스 버퍼(3a,3b)를 모두 도통상태로 하고, 양 마크로 블록(1a,2b)의 출력을 버스(4)로 모두 출력하는 것의 4가지 제어를 행할 수 있도록 테스트 벡터가 거의 동등한 정도의 빈도로 발생된다고 생각된다.

이러한 제어에 있어서 ① 및 ②로 나타낸 제어에 관한 문제는 없지만. 버스(4)상으로 출력되는 데이터를 관측한다고 하는 관점에서 ③으로 나타낸 제어는 버스(4)로 데이터가 출력되지 않으므로 무의미하고, ④로 나타낸 제어에서는 버스(4)상에서 데이터의 충돌이 생겨버리기 때문에 올바른 관측결과를 얻을 수 없다.

따라서 ③ 및 ④로 나타낸 제어에서는 유효한 테스트 결과를 얻을 수 없기 때문에 테스트 벡터로서 사용할 수 없으므로, 불필요한 테스트 발생시간이 소비되게 된다.

또한, 제3도에 나타낸 것처럼 버스(4)로 정보를 출력하는 마크로 블록이 2개 있는 경우에는 상술한 것처럼 버스제어회로(4)의 4가지 제어가 거의 동등한 정도로 이루어지므로, 거의 4회에 2회밖에 유효한 테스트 벡터를 얻을 수 없었다. 일반적으로 버스에 n개의 마크로 블록이 접속되어 있는 경우에는 2ⁿ회에 n회의 비율로밖에 유효한 테스트 벡터를 발생시킬 수 없다. 이 때문에 n의 값이 자주 2자리까지 미치는 최근의 정보처리장치에서는 테스트 벡터의 발생효율이 현저히 저하되게 된다.

이러한 테스트 벡터의 발생효율 저하는 장치는 대규모화와 복잡화로 인해 버스에 접속되는 마크로 블록의 수가 늘어남에 따라 현저해진다. 이 때문에 충분한 시험을 하기 위해서는 테스트 벡터를 많이 발생시킬 필요가 있는 바, 이로 인해 꽤 많은 시간이 필요하게 된다.

종래에는 테스트 벡터를 작성할 때마다 버스 충돌의 유무에 대한 체크를 하여 버스 충돌을 발생시키는 테스트 벡터를 배제하고, 버스 충돌이 발생되지 않는 테스트 벡터만을 선택해서 유효한 테스트 벡터의 집합을 작성하고 있었다. 그런데, 이러한 방법에 있어서는 유효한 테스트 벡터를 작성하기까지 불필요한 많은 테스트 벡터도 작성 해버리기 때문에, 많은 시간이 걸리고 수고가 들어서 테스트 벡터 작성효율이 저하되게 된다.

이상에서 설명한 것처럼 종래에 있어서는 유효한 테스트 벡터의 발생효율이 나쁘게 되기 때문에, 충분한 시험을 하기 위해 꽤 긴 테스트 벡터 발생시간이 필요하게 된다.

[발명의 목적]

본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 테스트 벡터의 작성에 노력을 들이지 않고 시험을 효율 좋고 용이하게 실시할 수 있도록 된 정보처리장치를 제공하고자 함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위한 본 발명은, 복수의 기능요소가 각각 대응되는 출력수단을 매개하여 공통의 전송로에 접속되며, 명령을 실행 처리하는 상태 및 기능을 검사ㆍ시험하는 상태를 가지는 정보처리장치에 있어서, 명령을 실행 처리하는 상태에 있어 상기 출력수단을 택일적으로 선택하고, 선택된 상기 출력수단에 대응된 상기 기능요소의 출력을 선택된 상기 출력수단을 매개하여 상기 전송로에 부여하는 제1선택제어수단과, 검사ㆍ시험상태에 있어 상기 출력수단을 택일적으로 선택하고, 선택된 상기 출력수단에 대응된 상기 기능요소의 출력을 선택된 상기 출력수단을 매개하여 상기 전송로에 부여하는 제2선택 제어수단으로 구성된다.

[작용]

상기한 구성에 의하면, 본 발명은 검사ㆍ시험시에 명령의 실행처리와는 다른 제어수단을 통하여 전송로에 대한 기능요소의 출력을 제어하도록 하고 있다.

[실시예]

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제1도는 본 발명의 제1실시예에 따른 정보처리장치의 요부구성을 나타낸 도면으로서, 스캔방식에 의해 스캔 테스트 할 때에 주로 기능하는 구성을 나타낸 도면이다. 제1도에 나타낸 실시예를 구성에 대해, 스캔법에 의한 스캔 동작상태에서의 테스트 데이터 전송후의 1클록 사이클을 통상 동작상태와는 다른 테스트 동작상태로 설정하고 그 테스트 동작상태에서 버스에 대한 출력을 제어하는 구성을 갖추도록 하여, 통상 동작과 테스트 동작상태에서 버스에 대한 출력을 제어하는 구성을 변화시키도록 하고 있다. 이들 동작상태에 대해 보다 상세히 설명하면 다음과 같다.

본 발명에서 정보처리장치는 종래의 구성에서 통상 동작상태(외부로부터의 명령을 실행하는 정보처리장치 본래의 동작상태)와 스캔동작상태(정보처리장치내의 스캔동작이 가능한 F/F)가 스캔동작하는 상태)라고 하는 2종류의 동작상태에 덧붙여, 버스 버퍼의 제어가 외부로부터 스캔법등에 의해 설정되는 제어데이터에 따라 이루어지는 점만이 통상 동작상태와 다른 테스트동작상태라고 하는 제3동작상태를 갖는다는 것에 그 특징이 있는 것이다.

한편, 여기에서 외부로부터의 명령을 처리하는 "통상동작"과, 스캔 테스트시에 스캔동작 후 1사이클 실행시키는 "통상동작"은 엄밀히 볼 때 동일하지 않다는 것에 주의할 필요가 있다, 후자는 CAT가 테스트 대상회로내의 각 접속노오드의 축퇴고장검출(縮退枯障檢出)을 목적으로 테스트 벡터를 발생시키는 관계상, 정보처리장치 본래의 동작에서는 사용되지 않는 입력과 상태 데이터의 조합을 포함하는 경우도 있기 때문에, 전자의 데이터 집합보다 큰 데이터 집합을 갖는다. 단, 동작상태로서는 그 어느 쪽도 모두 동일하게 취급되므로, 이하에서는 그 어느 쪽도 "통상동작"으로 하여, 특히 구별하지는 않기로 한다.

제1도에 있어서, 본 실시예의 정보처리장치는 제3도에 나타낸 종래의 구성에 덧붙여, 상기 테스트 동작 상태시에 버스 버퍼(3a,3b)를 제어하는 스캔동작이 가능한 플립플롭(6a,6b; 이하, F/F라 약칭함)과, 이 F/F(6a,6b) 혹은 버스제어회로(2)에 의한 버스 버퍼(3a,3b)의 제어를 절환하는 셀렉터(7a,7b), 이 셀렉터(7a,7b)의 절환동작을 제어하는 F/F(8)를 주요 구성요소로서 구비하고 있다.

F/F(7a)는 제어단자(T)에 부여되는 테스트신호(TEST)에 따라 입력단자(S)에 부여되는 스캔입력 혹은 버스제어회로(2)의 한쪽 출력인 활성화신호(A)를 클록신호에 동기시켜서 거두어 들인다. F/F(6a)는 테스트신호(TEST)가 하이레벨상태(스캔동작상태)인 경우에 입력단자(S)를 통해 부여되는 스캔입력을 거두어 들이고, 테스트신호(TEST)가 로우레벨상태(통상동작상태 또는 테스트동작상태)인 경우에 입력단자(D)를 통해 부여되는 활성화신호(A)를 거두어 들인다. 또한, F/F(6a)는 거두어 들인 입력을 클록신호에 동기시켜서 출력단자(Q)로부터 F/F(6b)에 부여한다.

F/F(6b)는 제어단자(T)에 부여되는 테스트신호(TEST)에 따라 입력단자(S)에 부여되는 F/F(6a)의 출력 혹은 버스제어회로(2)의 다른쪽 출력인 활성화신호(B)를 클록신호에 동기시켜서 거두어 들인다. 또한, F/F(6b)는 테스트 신호(TEST)가 하이레벨상태(스캔동작상태)인 경우에 입력단자(S)로 부여되는 F/F(6a)의 출력을 거두어 들이고, 테스트신호(TEST)가 로우레벨상태(통상동작상태 또는 테스트동작상태)인 경우에 입력단자(D)로 부여되는 활성화신호(B)를 거두어 들인다. 또한, F/F(6b)는 거두어 들인 입력을 클록신호에 동기시켜서 출력단자(Q)로부터 스캔출력을 출력한다.

이상과 같은, F/F(6a,6b)의 동작설명에서 알 수 있듯이, 테스트신호(TEST)는 스캔 가능한 F/F를 스캔동작시키기 위한 것이다. 그 외에, 후술하겠지만 테스트신호(TEST)는 전술한 테스트 동작상태를 만들어내기 위한 트리거신호의 역할도 하고 있다.

한편, 상기 스캔입력과 스캔출력은 각각 정보처리장치의 입력과 출력에 접속되어 있어도 좋고, 또한 각각 정보처리장치내의 스캔동작가능한 다른 회로요소의 출력과 입력에 접속되어 있어도 좋다. 또한, 스캔 경로는 반드시 1개가 아니라 복수개가 존재해도 된다( 이 경우, 스캔 데이터 전송시간을 단축시킬 수 있다는 것이 이점이 있음). 이와 같이 스캔 경로법을 위한 스캔 경로의 구성등에 대해서는 여러 가지의 실현방법이 있지만, 본 실시예에서는 설명을 간단하게 하기 위해 마크로 블록(1a,1b) 및 버스제어회로(2)의 테스트를 위해 스캔가능하게 되어 있는 F/F의 총수를 m으로 하고 [F/F(6a,6b) 및 레지스터(5)도 포함], 이것이 1개의 스캔 경로를 구성하고 있는 것으로 한다, 더욱이, 이 스캔 경로의 입력측으로부터 첫번째, 두번째의 F/F는 각각 F/F(6a,6b)인 것으로 한다.

셀렉터(7a)는 논리적(論理的; AND) 게이트(9a)의 출력 혹은 버스 제어회로(2)의 출력인 활성화신호(A)를 F/F(8)의 출력신 선택신호(SEL)에 따라 선택하여 출력해서, 버스 버퍼(3a)의 도통제어를 한다. 이러한 셀렉터(7a)는 선택신호(TEST)가 로우레벨상태인 경우에 활성화 신호(A)를 선택하고 선택신호(SEL)가 하이레벨인 경우에 AND 게이트(9a)의 출력을 선택하여, 선택한 출력을 버스 버퍼(3a)에 부여한다. 상기 AND 게이트(9a)는 그 한쪽 입력에 F/F(6a)의 출력이 부여되고, 다른 쪽 입력에 테스트신호(TEST)를 입력으로 하는 인버터 (10)의 출력이 부여되고 있다.

셀렉터(7b)는 AND 게이트(9b)의 출력 혹은 버스제어회로(2)의 출력인 활성화신호(B)를 선택신호(SEL)에 따라 선택하여 출력해서, 버스 버퍼(3b)의 도통제어를 한다. 이러한 셀렉터(7b)는 선택신호(TEST)가 로우레벨상태인 경우에 활성화 신호(B)를 선택하고 선택신호(SEL)가 하이레벨인 경우에 AND 게이트(9b)의 출력을 선택하여, 선택한 출력을 버스 버퍼(3b)에 부여한다. 상기 AND 게이트(9b)는 그 한쪽 입력에 F/F(6b)의 출력이 부여되고, 다른쪽 입력에 테스트신호(TEST)를 입력으로 하는 인버터 (10)의 출력이 부여되고 있다.

F/F(8)는 그 입력단자(D)에 부여되는 논리합(OR) 게이트(11)의 출력을 클록신호에 동기시켜서 거두어 들여서 출력단자(Q)로부터 선택신호(SEL)로서 출력한다. 이 F/F(8)는 거두어 들인 입력을 입력단자(R)에 부여되는 리세트신호에 의해 로우레벨상태로 할 수 있다. 또한, F/F(8)의 출력[선택신호(SEL)]은 테스트신호(TEST)가 일단 1사이클 이상 하이레벨상태로 된 후에는 상기 리세트신호가 부여되지 않는 한 항상 하이레벨상태가 되도록 그 회로가 구성되어 있다.

이상에서 설명한 것처럼 본 발명의 1실시예가 구성되어 있는바, 다음에는 본 실시예의 동작을 더 구체적으로 설명한다.

우선, 통상동작상태에서의 동작에 대해 설명한다.

통상동작상태는 외부로부터 부여되는 리세트신호가 정보처리장치내의 필요한 부분을 초기화한 다음에 가능하게 되는데, 상기 리세트신호에 의해 F/F(8)도 초기화되고 그 출력은 로우레벨상태로 된다. 이에 따라 버스제어회로(2)로부터 출력되는 활성화신호(A,B)가 대응되는 셀렉터(7a,7b)에 의해 선택되어 대응되는 버스 버퍼(3a,3b)에 부여된다. 상기 활성화신호(A,B)는 버스제어회로(2)로부터 버스 버퍼(3a,3b)중 어느 쪽인가 한쪽만을 도통상태로 하도록 출력되므로, 마크로 블록(1a,1b)중 어느쪽인가 한 마크로 블록의 출력은 도통상태인 버스 버퍼를 매개하여 버스(4)로 출력된다.

다음에는 CAT에 의해 생성된 테스트 벡터를 이용하여 스캔방식에 의해 마크로 블록(1a,1b) 및 버스 제어회로(2)를 테스트하는 경우에 관하여, 제2도에 나타낸 타이밍 차트를 이용해서 설명한다.

테스트는 이하에 나타내는 2개의 스테이지를 경유하여 실행되는데, 그 설명에 들어가기 전에 CAT로부터 발생되는 테스트 벡터의 취급에 대해 먼저 설명한다.

CAT로부터 테스트 벡터를 발생시킨 때는 통상동작상태에서 버스 충돌 또는 버스 고임피던스(Bus 高 Impedence)가 생기는 테스트 벡터가 발생한 경우에는 외부로부터 버스제어가 가능한 테스트 동작상태를 이용하여 테스트 벡터를 1회째용과 2회째용으로 나누고, 1회째에서는 테스트 동작상태에 있어서 버스 버퍼(3A)만을 도통상태로 하여 마크로 블록(1a)의 출력만을 버스(4)로 출력하며, 2회째에서는 테스트동작상태에 있어서 버스 버퍼(3B)만을 도통상태로 하여 마크로 블록(1b)의 출력만을 버스(4)로 출력하도록 하여 실행된다. 이와 같이 하여, 종래에는 버스 충돌, 버스 고임피던스로 배재 할 필요가 있었던 테스트 벡터도 본 발명에 따른 테스트동작상태의 활용에 의해 유효한 테스트 벡터로서 이용하여, 고장검출률의 향상에 기여시킬 수 있게 된다.

우선, 제1스테이지는 m개의 스캔가능한 F/F로 구성되는 스캔 경로에 테스트 벡터를 설정하는 스테이지(스캔동작상태)이다.

이 제1스테이지에 있어서, 제2도에 나타낸 것처럼 제1사이클에서 테스트신호(TEST)를 로우레벨상태로부터 하이레벨상태로 한다. 이로써 제2사이클에 있어서는 F/F(8)의 출력인 선택신호(SEL)가 하이레벨상태로 되고, 또한 장치는 제2사이클로부터 스캔동작상태로 된다. 그리고 제2사이클로부터 제(m+2)사이클에 있어서, 제2도에는 나타내지 않았지만 마크로 블록(1a,1b) 및 버스제어회로(2)내에 구비된 스캔가능한 F/F에 테스트 벡터가 스캔 경로를 매개하여 설정된다.

제2사이클로부터 제M사이클에 걸쳐서는 선택신호(SEL)가 하이레벨 상태에 있으므로, AND 게이트(9a,9b)의 출력이 대응되는 셀렉터(7a,7b)에 의해 선택된다. 각각의 AND 게이트(9a,9b)의 한쪽 입력에는 하이레벨상태의 테스트 신호(TEST)를 인버터(10)로 반전시킨 로우레벨상태의 신호가 부여되고 있기 때문에, 각각의 AND 게이트(9a, 9b)의 출력은 로우레벨상태에 있다. 이 때문에 버스 버퍼(3a,3b)에 제어입력에는 로우레벨상태의 신호가 부여된다. 이에 따라 양 버스 버퍼(3a,3b)의 출력은 고임피던스 상태로 되어, 양 마크로 블록(1a,1b)의 출력은 그 어느 것도 버스(4)로 출력되지 않으므로, 마크로 블록(1a,1b) 및 버스제어회로(2)에 있어서 스캔동작중의 버스 충돌을 방지하고 있다. 단, 이와 같이 한 경우, 버스(4)에 대해 적극적으로 데이터를 출력하는 마크로 블록이 존재하지 않기 때문에, 그대로는 버스(4)의 전위가 불안정하게 된다. 예컨대, CMOS회로의 경우에 버스가 중간전위로 되면, 그 버스를 게이트입력으로 하는 트랜지스터에 관통전류가 흐른다는 문제점이 생기기 쉽다. 이러한 문제점을 피하기 위해 실제경우에는 버스를 전원으로 클램프시키기 위한 작은 트랜지스터(통상시 턴온상태로 되어 사용함)를 버스에 부가시키고 있다.

다음으로, 제(m+1)사이클에 있어서, 테스트신호(TEST)는 하이레벨 상태에 있으므로 스캔입력이 입력단자(S)로부터 F/F(6a)에 거두어 들여진다. 여기에서, 제(m+1)사이클에서 개시시의 스캔입력을 로우레벨상태로 설정하면, 로우레벨상태의 스캔입력이 F/F/(6a)에 거두어 들여져서 F/F(6a)의 출력이 로우레벨상태로 된다.

다음으로, 제(m+2)사이클에 있어서, F/F(6a)에 거두어 들여진 로우레벨상태의 스캔입력은 F/F(6b)의 입력단자(S)를 매개하여 F/F(6b)로 거두어 들여져 보존ㆍ유지된다. 한편, (m+2)사이클에서 개시시의 스캔입력을 제2도에 나타낸 것처럼 하이레벨상태로 설정하면, 하이레벨상태의 스캔입력이 F/F(6a)로 거두어 들여져 보존ㆍ유지된다. 그후, 테스트신호(TEST)가 하이레벨 상태로부터 로우레벨상태로 되어 , 제1스테이지로부터 테스트를 실행하는 제2스테이지(테스트동작상태)로 이행한다.

제2스테이지에서의 제(m+2)사이클에 있어서, 테스트신호(TEST)가 로우레벨상태로 되면, 인버터(10)의 출력이 하이레벨상태로 되어 AND 게이트(9a,9b)의 한쪽 입력이 하이레벨상태로 된다. 이때에 각각 AND 게이트(9a,9b)의 다른쪽 입력인 F/F(6a,6b)의 출력이 각각 하이레벨상태와 로우레벨상태로 있으므로, AND 게이트(9a,9b)의 출력은 각각 하이레벨상태와 로우레벨상태로 된다.

또한, 테스트신호(TEST)가 로우레벨상태로 되어서 선택신호(SEL)는 하이레벨상태로 보존ㆍ유지되기 때문에, 셀렉터(7a,7b)는 각각 AND 게이트(9a,9b)의 출력을 선택하는 상태(테스트동작상태)에 있다.

이에 따라 버스 버퍼(3a)가 도통상태, 버스 버퍼(3b)가 비도통상태로 되어, 제2도에 나타낸 것처럼 제(m+3)사이클에 있어서 마크로 블록(1a)의 출력데이터가 버스 버퍼(3a)를 매개하여 버스(4)로 출력된다. 버스(4)로 출력된 마크로 블록(1a)의 출력데이터는 레지스터(5)에 거두어 들여져서 보존ㆍ유지된다.

다음으로, 테스트신호(TEST)를 로우레벨상태로부터 하이레벨상태로 함으로써, 제2스테이지로부터 테스트결과를 관측하는 제3스테이지(스캔동작상태)로 이행한다. 이 제3스테이지에서는 제2스테이지에서 1사이클의 테스트동작상태에서의 동작결과로서 제(m+3)사이클에서의 개시시에 스캔 경로상의 F/F에 거두어 들여져 보존ㆍ유지되고 있는 테스트결과 데이터[특히, 마크로 블록(1a)의 출력은 버스(4)를 매개하여 레지스터(5)에 격납되고, 버스제어회로(2)의 출력은 F/F(6a, 6b)에 격납됨]가 스캔 경로를 매개해서 장치의 회부로 스캔출력되어 테스트결과가 관측된다.

한편, 제3스테이지에 있어서 테스트결과 데이터를 독출하는 한편, 외부로부터 다음의 테스트 벡터를 스캔입력해 가는 것이 가능하기 때문에, 통상의 스캔 테스트에서는 각 테스트 벡터에 의한 테스트의 제3 스테이지를 다음의 테스트 벡터에 의한 테스트의 제1스테이지와 중첩시켜서 테스트시간을 단축시키도록 하고 있다.

마찬가지로 하여, 마크로 블록(1b)의 출력데이터만을 버스 버퍼(3b)를 매개해서 버스(4)로 출력하려고 하는 경우에는 스캔입력을 M사이클에서 하이레벨상태, (m+1)사이클에서 로우레벨상태로 하고, (m+2)사이클에서 F/F(6a, 6b)F의 출력을 각각 로우레벨상태와 하이레벨상태로 설정하도록 하면 된다.

이와 같이, 상기 실시예에서는 버스제어회로(2)의 출력인 활성화신호(A, B)의 논리값에 관계없이 스캔입력에 의해 설정되는 F/F(6a, 6b)의 출력에 의해 마크로 블록(1a, 1b)의 출력데이터를 버스 충돌을 일으키지 않고 관측할 수 있게 된다. 이 때문에, CAT에 의해 발생된 모든 테스트 벡터를 유효하게 이용할 수 있다. 이때, CAT에 의한 테스트 벡터의 발생시 F/F(6a, 6b)출력의 배타적 논리합이 하이레벨로 되는 부대조건(付帶條件)을 붙여서 테스트 벡터를 발생시키도록 한다면, 유효한 테스트 벡터 발생의 효율화를 도모할 수 있어서 바람직하다.

마지막으로, 본 실시예에서의 스캔 테스트동작에 관해 약간 주의해야 할 것에 대해 설명한다.

본 실시예에서는 최초의 테스트 벡터를 스캔입력하기 위해 테스트신호(TEST)를 로우레벨상태로부터 하이레벨상태로 하면, F/F(8)의 출력[선택신호(SEL)]은 하이레벨상태로 되고, 리세트 신호를 주지 않는 한 하이레벨상태를 유지하는 구성으로 되어 있다. 이 때문에 테스트는 항상 F/F(6a,6b)가 버스 버퍼(3a,3b)를 제어하는 테스트동작상태에서 실행되게 되고, 버스제어회로(2)의 출력이 버스버터(3a,3b)를 제어하는 논리버스의 테스트는 실시되지 않게 된다. 그러나, 그 논리버스는 일반적으로 통상동작을 이용한 시험에 있어서도 용이하게 시험할 수 있기 때문에, 특히 문제를 일으키지 않는다, 단, 버스에 접속되는 마크로 블록의 수가 현저하게 많고 또한 버스의 제어가 매우 복잡하여, 상기 논리버스를 확실하게 테스트하고 싶은 경우에는 테스트신호(TEST)와 선택신호(SEL)를 독립적으로 외부에서 제어할 수 있는 구성으로 할 필요가 있다. 그러한 변경도 본 발명의 범위에 포함되는 것이다.

한편, 본 발명은 상기 특정 실시예에만 한정되지 않는 바, 예컨대 버스에 접속되는 마크로 블록의 개수에 제약이 가해지지는 않는다, 2개 이상의 마크로 블록이 버스 버퍼를 매개하여 버스에 접속되어 있는 경우에는 마크로 블록에 대응되게 설치되어 스캔입력에 의해 출력이 설정되는 F/F중 어느 쪽인가 하나의 출력만이 하이레벨 상태로 되도록 하는 것과 같은 부대조건을 설정하고 테스트 벡터를 발생시키도록 하면 된다. 또한, 버스가 복수이어도 하등 문제가 되지 않는다.

또한, 상기 실시예에서는 마크로 블록의 출력데이터를 레지스터(5)에 보존ㆍ유지시키고, 보존ㆍ유지된 출력데이터를 스캔방식에 의해 외부로 출력하여 관측하도록 하고 있지만, 출력데이터를 적당한 출력단자를 매개하여 곧바로 외부로 출력하여 관측하도록 해도 된다. 또한, 상기 실시예에서 F/F(6a,6b)는 스캔 버스방식에 의해 데이터를 설정하고 관측하도록 하고 있지만, 이들도 1사이클에서 데이터를 설정하고 독출 할 수 있도록 해도 된다.

[발명의 효과]

이상에서 설명한 것처럼 본 발명에 의하면, 검사ㆍ시험시에 명령의 처리시 와는 다른 제어수단에 의해 기능요소의 전송로에 대한 출력을 제어하도록 했으므로, 버스 충돌을 발생시키는 테스트 벡터에서도 버스 충돌을 발생시키는 일없이 검사ㆍ시험을 실행할 수 있게 된다.

이에 따라, 테스트 벡터의 작성에 노력을 소비하는 일없이 효율 좋은 검사ㆍ시험을 용이하게 실시할 수 있는 정보처리장치를 제공할 수 있게 된다.

Claims

복수의 기능요소(1a,1b)가 각각 대응되는 출력수단(3a,3b)을 매개하여 공통의 전송로(4)에 접속되며, 명령을 실행 처리하는 상태 및 기능을 검사ㆍ시험하는 상태를 가지는 정보처리장치에 있어서, 명령을 실행 처리하는 상태에 있어 상기 출력수단(3a,3b)을 택일적으로 선택하고, 선택된 상기 출력수단에 대응된 상기 기능요소의 출력을 선택된 상기 출력수단을 매개하여 상기 전송로(4)에 부여하는 제1선택제어수단(2)과, 검사ㆍ시험상태에 있어 상기 출력수단(3a,3b)을 택일적으로 선택하고, 선택된 상기 출력수단에 대응된 상기 기능요소의 출력을 선택된 상기 출력수단(3a,3b)을 매개하여 상기 전송로(4)에 부여하는 제2선택 제어수단(6a,6b)을 구비하여 구성된 것을 특징으로 하는 정보처리장치.
제1항에 있어서, 상기 제2선택 제어수단(6a,6b)은 검사ㆍ시험상태에 있어 상기 제1선택제어수단(2)의 출력을 거두어 들여서 보존ㆍ유지시키고, 보존ㆍ유지한 상기 출력을 독출하는 것을 특징으로 하는 정보처리장치.