KR940001275B1 - 기기내 버스를 이용한 동작 제어방법 - Google Patents

기기내 버스를 이용한 동작 제어방법 Download PDF

Info

Publication number
KR940001275B1
KR940001275B1 KR1019860000710A KR860000710A KR940001275B1 KR 940001275 B1 KR940001275 B1 KR 940001275B1 KR 1019860000710 A KR1019860000710 A KR 1019860000710A KR 860000710 A KR860000710 A KR 860000710A KR 940001275 B1 KR940001275 B1 KR 940001275B1
Authority
KR
South Korea
Prior art keywords
bus
master
data
control
slave
Prior art date
Application number
KR1019860000710A
Other languages
English (en)
Other versions
KR860008498A (ko
Inventor
다까오 모기
마사유끼 스에마쓰
Original Assignee
쏘니 가부시기가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13511773&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR940001275(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 쏘니 가부시기가이샤, 오오가 노리오 filed Critical 쏘니 가부시기가이샤
Publication of KR860008498A publication Critical patent/KR860008498A/ko
Application granted granted Critical
Publication of KR940001275B1 publication Critical patent/KR940001275B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system

Abstract

내용 없음.

Description

기기내 버스를 이용한 동작 제어방법
제1도는 본 발명의 기기내 버스를 이용한 동작제어방법을 적용한 텔레비전수상기의 요부블록도.
제2a도 및 제2b도는 인너버스를 이용할 때의 클록선 및 데이터선의 타임차트.
제3도는 전송데이터의 포맷도.
제4도는 내부마스터를 슬레이브로 전환할 경우에 정의된 데이터 포맷도.
제5도는 외부마스터에 의한 마스터/슬레이브전환의 동작플로차트.
제6도는 외부마스터에 의한 마스터/슬레이브전환의 타임차트.
본 발명은 기기의 내부회로를 디지탈데이터로 제어하도록 구성한 텔레비전수상기, VTR, 테이프레코더등의 전자기기 등의 기기내 버스를 이용한 동작제어방법에 관한 것이다.
제어주체로서의 복수의 마스터(CPU)가 기기내 버스를 공통으로 이용하여 슬레이브를 제어할 경우에, 각 마스터에 의한 제어가 경합하지 않도록, 버스를 이용하여 지정의 마스터를 슬레이브(제어기능이 없는 것)로 전환할 수 있도록 한 것이다.
디지탈제어 IC회로가 사용되고 있는 텔레비젼수상기, VTR, 테이프레코더 등의 영상기기 및 음향기기가 보급되고 있지만, 이들의 디지탈제어화된 기기의 대부분은 인너버스시스템을 채용하고 있다. 인너버스시스템에 있어서는, 기기내에 CPU, 인너버스, ROM 등을 설치하고, 이 ROM에 각 회로의 동작설정치를 기억시켜 두고, 통상의 동작시에는 CPU에 의해 상기 설정치를 독출하고, 독출된 데이터를 인너버스를 통해 소정의 회로에 공급함으로써, 각 IC에 소정의 동작을 행하도록 하고 있다. 이와 동시에 키보드 또는 리모트콘트롤 등의 외부조작에 의해 CPU 및 인너버스를 통해 각 IC를 제어하도록 하고 있다.
이와 같은 버스시스템에 사용되는 인너버스로서는, 종래부터 2선식의 것과 3선식의 것이 주류를 차지하고 있다. 2선식 버스는 데이터의 전송로와 클록의 전송로로 이루어지는 것으로서, 이 방식은 일본국 특개소57(1982)-106262호 공보에 개시된 통식방식을 이용하고 있다. 3선식의 버스는 데이터의 전송로와 클록의 전송로와 데이터블록을 식별하는 아이덴트신호의 전송로로 이루어지는 것이다.
전술한 인너버스시스템이 설치된 전자기기는 회로블록 사이의 내부배선이 현저하게 단순화될 뿐만 아니고, 제조시 및 서비스시에 있어서의 조정이 모두 소프트웨어로 콘트롤되고, 따라서 조정의 표준화, 공통화 및 간이화 등이 가능해지고, 이로써 제조원가의 저감을 포함하는 총합적인 원가저감을 기대할 수 있다. 또, 인너버스 대응의 IC를 추가하면, 다기능화, 고성능화를 용이하게 실현할 수 있다.
전술과 같은 인너버스시스템은 복수의 CPU(이하, 마스터라고 함) 및 이들을 통해 제어되는 복수의 IC(이하, 슬레이브라고 함)가 사용되는 것을 전제로 하여 설계되어 있다. 전형적인 모델에서는, 기기내에 최소한 하나의 마스터가 배설되고, 기기의 인너버스에 연결되는 외부단차는 외부마스터(즉, 마이크로컴퓨터)를 접속할 수 있도록 되어 있다.
인너버스는 각 마스터 및 슬레이브에서 공용되므로, 마스터와 슬레이브 사이 또는 마스터 사이의 데이터 통신은 버스를 점유하고 있는 것을 나타내는 스타트정보(특정의 신호패턴)와 스톱정보로 둘러싸인 하나의 블록(버스이용구간)을 단위로 하여 행해진다. 즉, 어떤 마스터는 먼저 스타트정보를 발생하여 자기가 제어주체인 것을 선언하고, 다음에 슬레이브의 어드레스데이터를 보내 제어대상을 선택하고, 다시 제어데이타를 보내든가 또는 슬레이브로부터 데이터를 수취하여 소요의 제어, 검사 등을 행하고 소톱정보를 보내어 제어주체인 것을 중지한다. 이 상태에서, 버스는 해방된다.
데이터전송의 블록과 블록사이에는 시간적인 간격이 설정되어 있고, 어느 마스터도 그곳에 인터럽트하여 제어주체로 될 수 있다. 그런데, 기기의 제조시, 보수시에 외부마스터(조정용 콤퓨터)를 접속하여, 슬레이브와 자동조정루프를 형성하거나, 또는 소프트웨어에 의한 오픈루프조정을 행할 경우, 외부마스터에 의한 일련의 데이터전송의 도중에서 버스가 해방되었을 때에, 내부마스터가 인터럽트하여, 제어를 개시하는 일이 있다. 이 상태로 되면, 내부마스터의 일련의 제어 시퀀스가 종료하기까지 외부마스터가 제어불능(대기상태)으로 되고, 따라서 조정작업을 원활하게 할 수 없게 된다. 심할 경우에는, 조정이 완료되어 있지 않은 중간 데이터가 파괴되어 버릴 염려도 있다.
본 발명은 이러한 문제점을 감안하여, 하나의 마스터를 제어주체로서 계속시킬 경우에, 인너버스가 해방되어도, 다른 마스터가 불필요한 동작을 하지 않도록 하는 것을 목적으로 한다.
본 발명의 기기내 버스를 이용한 동작제어방법은 제어주체인 복수의 마스터와 제어대상인 복수의 슬레이브를 사용하고, 각 마스터와 슬레이브와의 사이를 기기내 버스로 접속하는 동시에, 각 마스터로부터 발신되는 데이터는 버스의 점유의 개시를 나타내는 스타트패턴 및 버스의 점유의 해제를 나타내는 스톱패턴이 전후에 부가된 버스이용 구간을 블록으로 하여 전송되고, 상기 버스이용구간 이외는 상기 기기내 버스를 버스 개방상태로 하는 기기내 버스를 이용한 동작제어방법에 있어서, 특정의 마스터를 지정하여 미리 정해진 정지명령이 다른 마스터로부터 상기 기기내 버스로 발신된 때에는, 상기 특정된 마스터는 상기 정지명령을 입력하고, 제어기능을 갖지 않는 슬레이브로서 동작하도록 제어되는 것을 특징으로 한다.
하나의 마스터만이 가능하고, 다른 마스터는 슬레이브로 되도록 기기내 시스템의 모드가 설정된다. 이로써, 버스해방상태에서도 예정외의 인터럽트는 없어진다. 예를 들면, 외부마스터(CPU)로 기기 본래의 기능을 정지시킨 상태에서 각 슬레이브의 조정, 고장진단 등을 행한다.
다음에, 본 발명의 일실시예에 대하여 도면에 따라서 설명한다.
제1도는 본 발명의 일실시예를 나타낸 TV 수상기의 요부블록도이다. 수상기 (1)내에는 처리기능을 디지탈화한 슬레이브로서의 선국(選局)회로(2), VIF회로(3), 비디오처리회로(4), 음성처리회로(5) 등이 설치되고, 이들의 슬레이브는 수개의 IC로 구성되고, 내부마스터(6) 및 메모리(7)와 2선식 인너버스(8)(시리얼데이터선(9) 및 클록선(10))와 서로 결합되어 있다. 그리고, 내부마스터(6)는 연산유니트, 레지스터, ROM, RAM으로 이루어지는 CPU(마이크로컴퓨터)이고, 메모리(7)는 기입, 소거가능한 불휘발 ROM이고, 제어 또는 조정데이터를 기억하고 있다.
인너버스(8)는 플러그단자(11)에 도출되고, 여기에 외부마스터(12)(CPU를 구비한 조정용 컴퓨터)를 접속할 수 있다.
통상의 수신기(1)의 동작에는 내부마스터(6)는 ROM에 프로그램된 일련의 시퀀스에 따라서, 키보드 또는 리모트코맨더의 모니터 및 디스플레이의 제어 등을 행하고, 키보드로부터의 선국지령이 있으면, 메모리(7)로부터 채널프리세트데이터를 인출하여 선국과정에서 VIF회로(2)로부터 IF캐리어레벨의 데이터를 받고, 그것을 연산처리하여 선국회로(2)에 동조(同調)데이터를 보내도록 제어하고 있다. 또, 비교적 긴 인터벌로 비디오처리회로(4)나 음성처리회로(5)등의 모니터 및 제어를 행하고 있다.
이와 같은 일련의 제어시퀀스에서 필요한 마스터슬레이브 사이의 데이터전송은 2선식 인너버스의 경우, 일예로서 제2a도 및 제2b도와 같은 타이밍으로 행해진다. 즉, 인너버스(8)의 시리얼데이터선(9)(제2b도) 및 클록선(10)(제2a도)이 모두 고레벨일 때가 버스해방상태이며, 이 상태에서 내부마스터(6)는 클록선(10)을 그대로 두고 시리얼 데이터선(9)을 저레벨로 전환하여 자기가 제어주체인 것을 선언한다. 이 신호패턴은 스타트콘디션(스타트패턴)으로서 정의되어 있다. 스타트 후, 내부마스터(6)는 클록 CK에 동기시켜 데이터 DATA를 송출한다. 데이터전송이 종료하면, 클록선(10) 및 데이터선(9)dms 모두 저레벨로 되고, 그후 클록선(10)이 고레벨로 상승하고, 이어서 데이터선(9)이 고레벨로 상승하여 버스가 해방된다. 이 신호패턴은 스톱콘디션(스톱패턴)으로서 정의되어 있다.
전송데이터의 포맷은 제3도와 같고, 스타트콘디션 S후에 슬레이브어드레스 SLV를 송출하여 슬레이브의 하나를 지정한다. 다음에, 데이터의 발신 또는 수신(메모리가 슬레이브로서 선택된 경우에는 기입/독출)을 R/W비트로 지시하고, 다시 어크널리지비트 A후에 서브어드레스 SUB를 송출하고, 슬레이브내의 제어대상의 기능(항목)을 특정한다. 예를 들면, 비디오처리회로(4)에 대하여는 휘도조정, 콘트라스트조정, 색상조정…의 하나를 서브어드레스 SUB로 지정한다. 다음에, 어크널리지비트 A후에 제어데이터 DATA를 도출하고, 이로써 소요의 제어, 조정을 행하고나서, 스톱콘디션 P에서 버스점유를 종료시킨다.
수상기의 제조시 및 제조 후의 보수시의 조정에서는, 전술한 바와 같이 외부마스터(12)로서의 조정용 콤퓨터를 플러그단자(11)에 접속하고, 인너버스(8)를 통해 각 슬레이브에 데이터를 전송하여 제어, 조정, 고장진단 등을 행한다.
이때, 내부마스터(6)가 인터럽트하여 자기의 제어시퀀스를 개시하면 전술한 바와 같은 문제가 있으므로, 제4도와 같이 외부마스터(12)로부터 내부마스터(6)에 할당된 어드레스 SLV를 지정하고, 다시 내부마스터(6)내의 특정의 레지스터를 서브어드레스 SUB로 지정하고 그곳에 내부마스터(6)의 마스터로서의 기능을 정지시키기 위한 데이터 D1(예를 들면, "0")를 보낸다.
내부마스터(6)는 이 정지명령의 데이터 D1를 수취했을 때, 그 마스터로서의 기능을 정지하고, 어떤 제어 데이터도 발신하지 않는 슬레이브모드로 되도록 미리 프로그램되어 있다. 그리고, 슬레이브모드이므로 내부마스터(6)의 어드레스를 지정하여 인너버스(8)에 실린데이터는 내부마스터(6)에서 수신할 수 있다.
이 상태에서, 외부마스터(12)는 내부마스터(6)에 방해를 받지 않고 조정작업을 속행할 수 있다. 외부마스터(12)의 작업이 종료하면, 외부마스터(12)는 슬레이브로 되어 있는 내부마스터(6)에 해제명령에 상당하는 데이터 D2(예를 들면, "11111111")를 송신한다., 내부마스터(6)는 이 데이터 D2를 받았을 때, 소정의 프로그램에 따라서 마스터 모드로 복귀한다.
제5도는 이상 설명한 본 발명의 동작플로차트를 나타낸다. 즉, 본 발명에 있어서는, 스타트스텝 후, 스텝 1에서 마스터의 전환요구인지의 여부를 조사하기 위해 데이터 D1가 왔는지 체크하고, D1가 오지 않으면, 내부마스터(6)에 의한 제어를 스텝 2에서 행하고, 스텝 1로 복귀한다. 또, 스텝 1에서 데이터 D1가 오면 스톱 3에서 내부마스터(6)를 슬레이브모드로 전환하고, 스텝 4에서 이번에는 외부마스터(12)에 의한 제어가 행해진다. 스텝 6에서는 마스터(6)를 마스터 모드로 복귀하는 요구가 왔는지의 여부를 조사하기 위하여, 데이터 D2가 왔는지 체크하고, 데이터 D2가 오면 스텝 6에서 내부마스터(6)를 스텝모드에서 마스터모드로 전환하여 외부마스터(12)에 의한 제어를 종료한다. 또, 스텝 5에서 데이터 D2가 오지 않았으면 다시 스텝 4로 복귀하고, 외부마스터(12)에 의한 제어를 계속하게 된다.
따라서, 제6도의 타임차트에 나타낸 바와 같이 데이터 D1를 발신하고나서 데이터 D2를 발신하기까지의 시간대 M는 외부마스터(12)가 인너버스(8)를 점유할 수 있고, 원활한 조정작업이 실행된다.
이상 바람직한 실시예에 대하여 설명하였으나, 예를 들어 슬레이브 해제명령의 데이터 D2를 기다리지 않고, 내부마스터(6)는 슬레이브모드로 된 후 일정시간 후에 마스터에 복귀하도록 프로그램을 작성해도 된다. 또, 특정의 하나의 제어데이터를 설wjd하고, 내부마스터(6)가 이 제어데이터를 수신했을 때 슬레이브모드로 전환되고, 슬레이브모드중 동일한 제어데이터를 두번째로 수신했을 때 마스터에 복귀하도록 해도 된다.
또, 내부마스터로서 예를 들어 A 마스터, B 마스터가 있고, 외부로부터 A 마스터의 어드레스를 지정했을 때에는 어드레스지정으로 A 마스터가 슬레이브로 전환되고, B 마스터를 통해 제어할 수 있고, 다음에 B 마스터의 어드레스를 지정했을 때 B 마스터가 슬레이브로 전환되는 동시에 A 마스터가 마스터로서 복귀하는 시스템으로 해도된다.
그리고, 인너버스로서는 시리얼데이터버스 외에 파라렐데이터버스도 이용할 수 있고, 또 어드레스버스를 별도로 설치해도 된다. 또, 쌍방향 버스 외에 1쌍의 한쪽방향버스의 이용도 생각할 수 있다.
데이터전송의 스타트패턴 및 스톱패턴으로서는 제2도와 같은 타이밍으로 결정되는 패턴 외에 특정의 비트패턴도 생각할 수 있다.
본 발명은 전술한 바와 같이 복수의 마스터가 각각 인너버스를 통해 슬레이브를 제어하는 능력을 구비하고 있을 경우에, 하나의 마스터만을 살려서 다른 마스터를 슬레이브로 전환하고, 이로써 다른 마스터의 방해 없이 소요의 제어, 조정을 행할 수 있고, 따라서 예를 들어 외부의 조정용 콤퓨터를 인너버스에 접속하여 외부로부터 기기내 슬레이브에 대해 자유로이 제어, 조정, 검사 등을 할 수 있다.

Claims (1)

  1. 제어주체인 복수의 마스터와 제어대상인 복수의 슬레이브를 사용하고, 각 마스터와 슬레이브와의 사이를 기기내 버스로 접속하는 동시에, 각 마스터로부터 발신되는 데이터는 버스의 점유의 개시를 나타내는 스타트패턴 및 버스의 점유의 해제를 나타내는 스톱 패턴이 전후에 부가된 버스이용구간을 블록으로 하여 전송되고, 상기 버스이용구간 이외는 상기 기기내 버스를 버스개방상태로 하는 기기내 버스를 이용한 동작제어 방법에 있어서, 특정의 마스터를 지정하여 미리 정해진 정지 명령이 다른 마스터로부터 상기 기기내 버스로 발신된 때에는 상기 특정된 마스터는 상기 정지명령을 입력하고, 제어기능을 갖지 않는 슬레이브로서 동작하도록 제어되는 것을 특징으로 하는 기기내 버스를 이용한 동작제어방법.
KR1019860000710A 1985-04-06 1986-02-03 기기내 버스를 이용한 동작 제어방법 KR940001275B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP85-73217 1985-04-06
JP60073217A JPH0727509B2 (ja) 1985-04-06 1985-04-06 機器内バスを利用した動作制御方法
JP73217 1985-04-06

Publications (2)

Publication Number Publication Date
KR860008498A KR860008498A (ko) 1986-11-15
KR940001275B1 true KR940001275B1 (ko) 1994-02-18

Family

ID=13511773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860000710A KR940001275B1 (ko) 1985-04-06 1986-02-03 기기내 버스를 이용한 동작 제어방법

Country Status (7)

Country Link
US (1) US4805085A (ko)
EP (1) EP0197768B1 (ko)
JP (1) JPH0727509B2 (ko)
KR (1) KR940001275B1 (ko)
AT (1) ATE65849T1 (ko)
CA (1) CA1265864A (ko)
DE (1) DE3680563D1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101498A (en) * 1987-12-31 1992-03-31 Texas Instruments Incorporated Pin selectable multi-mode processor
GB2219172B (en) * 1988-03-30 1992-07-08 Plessey Co Plc A data path checking system
US5003464A (en) * 1988-05-23 1991-03-26 Bell Communications Research, Inc. Methods and apparatus for efficient resource allocation
JPH0776736B2 (ja) * 1988-09-28 1995-08-16 富士重工業株式会社 車輌診断システム
FR2671884A1 (fr) * 1991-01-17 1992-07-24 Moulinex Sa Procede d'attribution d'adresses dans un reseau domotique.
US5579488A (en) * 1991-09-09 1996-11-26 Canon Kabushiki Kaisha Programmable control device
JPH0566959A (ja) * 1991-09-09 1993-03-19 Sony Corp 電子機器
DE4207826C2 (de) * 1992-03-12 1995-06-14 Deutsche Aerospace Bahn- und Lageregelungssystem (AOCS) mit Prüfsystem
US5317751A (en) * 1992-03-18 1994-05-31 Aeg Westinghouse Transportation Systems, Inc. Method and apparatus for placing a trainline monitor system in a layup mode
US5835732A (en) * 1993-10-28 1998-11-10 Elonex Ip Holdings, Ltd. Miniature digital assistant having enhanced host communication
JPH06205313A (ja) * 1992-12-28 1994-07-22 Sony Corp Avシステム
GB2312533A (en) * 1996-04-26 1997-10-29 Ibm Serial bus monitoring and auxiliary control system
EP0931284B1 (en) * 1996-10-04 2005-02-09 Fisher Controls International LLC Process control network with redundant field devices and busses
JP4062815B2 (ja) * 1999-05-11 2008-03-19 ソニー株式会社 電子部品実装装置
US6625498B1 (en) 1999-05-11 2003-09-23 Fanuc Ltd. Numerical control system
JP5218421B2 (ja) * 2007-11-16 2013-06-26 富士通株式会社 制御システム
US10498382B2 (en) * 2012-10-30 2019-12-03 Maja Systems Millimeter-wave mixed-signal automatic gain control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377623A (en) * 1965-09-29 1968-04-09 Foxboro Co Process backup system
DE1549397B2 (de) * 1967-06-16 1972-09-14 Chemische Werke Hüls AG, 4370 Mari Verfahren zur automatischen steuerung chemischer anlagen
US4133027A (en) * 1977-09-13 1979-01-02 Honeywell Inc. Process control system with backup process controller
US4352103A (en) * 1980-01-24 1982-09-28 Forney Engineering Company Industrial control system
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
NL8005976A (nl) * 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
JPS5846724A (ja) * 1981-09-14 1983-03-18 Matsushita Electric Works Ltd 半導体スイツチング素子のドライブ回路
US4449202A (en) * 1981-12-04 1984-05-15 Ncr Corporation Full duplex integrated circuit communication controller
CA1225237A (en) * 1982-04-19 1987-08-11 Allan F. Falcoff Computerized spray machine
IT1155187B (it) * 1982-05-07 1987-01-21 Fiat Auto Spa Apparatogeneratore modulare per la produzione combinata di energia elettrica e calore ed impianto comprendente una pluralita di tali apparati generatori
JPS59160256A (ja) * 1983-03-02 1984-09-10 Nippon Telegr & Teleph Corp <Ntt> プロセツサ制御方式
US4583089A (en) * 1983-04-19 1986-04-15 Foster Wheeler Energy Corporation Distributed computer control system with variable monitor timers
JPS59218531A (ja) * 1983-05-27 1984-12-08 Hitachi Ltd 情報処理装置
US4634110A (en) * 1983-07-28 1987-01-06 Harris Corporation Fault detection and redundancy management system
US4610013A (en) * 1983-11-08 1986-09-02 Avco Corporation Remote multiplexer terminal with redundant central processor units

Also Published As

Publication number Publication date
JPH0727509B2 (ja) 1995-03-29
EP0197768B1 (en) 1991-07-31
ATE65849T1 (de) 1991-08-15
US4805085A (en) 1989-02-14
EP0197768A2 (en) 1986-10-15
DE3680563D1 (de) 1991-09-05
JPS61231650A (ja) 1986-10-15
CA1265864A (en) 1990-02-13
EP0197768A3 (en) 1987-12-02
KR860008498A (ko) 1986-11-15

Similar Documents

Publication Publication Date Title
KR940001275B1 (ko) 기기내 버스를 이용한 동작 제어방법
US5351041A (en) Method of data communication in communication network on automobile
EP0619548A1 (en) Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards
US5448720A (en) Information processing system for obtaining status data of a simplex system by a standby system of a duplex system
KR970005260B1 (ko) 내부버스식 디지탈제어장치
US4769781A (en) IC device compatible with input signals in the formats for two-line and four-line type bus lines
US5831849A (en) Data control system
US7532648B2 (en) System and method using an I/O multiplexer module
KR0155641B1 (ko) 티브이 성능 검사장치와 검사방법
JPH1023048A (ja) 通信制御方法
JPS6340079B2 (ko)
CA1133088A (en) Control system for input/output apparatus
JP2907233B2 (ja) プログラマブルコントローラの上位リンクシステム
KR960001834Y1 (ko) 입력신호 자동전환 회로
JP3427538B2 (ja) 二重化された制御システム
JP2745617B2 (ja) 遠方監視制御装置の送信順序制御方式
KR940008100B1 (ko) 데이터통신방법
JPH02288442A (ja) 複数プロトコル制御装置
JP2671829B2 (ja) クロック切替回路
KR960020388A (ko) 방송운행 자동 제어 시스템
JP3043738B1 (ja) 障害発生特定システム及びその特定方法
JPH0223070B2 (ko)
JPH0157376B2 (ko)
JPH07177579A (ja) 車載用機器制御システム
JPH0326939B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050131

Year of fee payment: 12

EXPY Expiration of term