KR940001196Y1 - 프로그래머블 문턱전압 조정 입력회로 - Google Patents

프로그래머블 문턱전압 조정 입력회로 Download PDF

Info

Publication number
KR940001196Y1
KR940001196Y1 KR2019910022836U KR910022836U KR940001196Y1 KR 940001196 Y1 KR940001196 Y1 KR 940001196Y1 KR 2019910022836 U KR2019910022836 U KR 2019910022836U KR 910022836 U KR910022836 U KR 910022836U KR 940001196 Y1 KR940001196 Y1 KR 940001196Y1
Authority
KR
South Korea
Prior art keywords
transistor
threshold voltage
input
input circuit
terminal
Prior art date
Application number
KR2019910022836U
Other languages
English (en)
Other versions
KR930015447U (ko
Inventor
하승덕
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910022836U priority Critical patent/KR940001196Y1/ko
Publication of KR930015447U publication Critical patent/KR930015447U/ko
Application granted granted Critical
Publication of KR940001196Y1 publication Critical patent/KR940001196Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

프로그래머블 문턱전압 조정 입력회로
제1도는 종래의 입력회로도.
제2도는 본 고안 프로그래머블 문턱전압 조정 입력회로도.
* 도면의 주요부분에 대한 부호의 설명
MP: 피엔피트랜지스터 MN : 엔모스트랜지스터
D1, D2: 다이오드 I1, I2: 제어신호
R1, R2: 저항
본 고안은 프로그램머를 문턱전압 조정 입력회로에 관한 것으로, 특히 내부 프로그램에 의하여 입력회로의 문턱전압(VT)을 자유롭게 조정할 수 있도록 한 프로그래머블 문턱전압에 관한 것이다.
제1도는 종래의 입력회로도로서, 이에 도시된 바와같이 입력단자(A)를 전원단자(Vcc)가 캐소드에 접속되고 접지단자(G)가 애노드에 접속된 다이오(D1), (D2)의 접속점에 접속함과 아울러 전원단자(Vcc)와 접지단자(G)가 소스에 접속된 피모스트랜지스터(MP1)와 엔모스트랜지스터(MN1)의 공통게이트에 접속하고, 상기 피모스트랜지스터(MP1)와 엔모스트랜지스터(MN1)의 공통드레인을 출력단자(B)에 접속하여 구성하였다.
이와같이 구성된 종래의 입력회로는 피모스트랜지스터(MP1)와 엔모스트랜지스터(MN1)이 하나씩 접속되어 있으므로, 이에따라 문턱전압(Vr)이정도로 고정되어 있다.
따라서 입력단자(A)에보다 높은 전압이 입력되면 고전위로 인식하므로, 이에따라 피모스트랜지스터(MP1)는 턴-오프되고, 엔모스트랜지스터(MN1)는 턴-온되므로, 출력단자(B)에는 저전위 전압이 출력된다.
반면, 입력단자(A)에보다 낮은 전압이 입력되면 저전위로 인식하므로, 이에따라 피모스트랜지스터(MP1)는 턴-온되고, 엔모스트랜지스터(MN1)는 턴-오프되므로, 출력단자(B)에는 고전위 전압이 출력된다.
상기에서 설명한 바와같이 종래 입력회로는 문턱전압(Vr)이 칩이 하드웨어에서 아예 고정되어 버리므로 해서 TTl및 씨모스칩에 인터페이스 할 경우 트랜지스터 크기를 변경하여 설계해야 하는 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위하여 TTL이나 씨모스에 관계없이 프로글매으로 적당한 문턱전압을 선택하여 사용할 수 있는 프로그래머를 문턱전압 조정 입력회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안 프로그래머를 문턱전압 조정 입력회로도로서, 이에 도시한 바와같이 입력단자(A)를 전원단자(Vcc)가 캐소드에 접속되고 접지단자(G)가 애노드에 접속된 다이오(D1), (D2)의 접속점에 접속하고, 그 접속점을 피모스트랜지스터(MP1)와 엔모스트랜지스터(MN1)의 게이트에 접속함과 아울러 제어단자(I1)(I2)가 각기 게이트에 접속된 피모스트랜지스터(MN2)(MN3)에 접속하고, 상기 엔모스트랜지스터(MN2)(MN3)의 소스를 피모스트랜지스터(MP3)와 엔모스트랜지스터(MN4)의 게이트에 각기 접속하고, 전원단자(Vcc)와 상기 피모스트랜지스터(MP2)사이에 저항(R1)을 접속하고, 상기 엔모스트랜지스터(MN4)와 접지단자(G)사이에 저항(R2)을 접속하고, 상기 피모스트랜지스터(MP1)(MP2)와 엔모스트랜지스터(MN1)(MN4)의 공통드레인을 출력단자에 접속하여 구성한다.
이와같이 구성된 본 고안의 동작 및 효과를 상세히 설명하면 다음과 같다.
제2도에 도시한 바와같이, 제어단자(I1)(I2)에 모두 저전위가 입력되면 엔모스트랜지스터(MN2)(MN3)가 턴-오프된다. 이때 피모스트랜지스터(MP2)의 게이트에는 저항(R1)에 의해 고전위가 인가되므로 상기 피모스트랜지스터(MP2)는 턴-오프되고, 또한 엔모스트랜지스터(MN4)의 게이트에는 저항(R2)에 의해 저전위가 인가되므로 상기 엔모스트랜지스터(MN4)도 턴-오프된다.
반면, 엔모스트랜지스터(MN3)는 턴-온되므로 엔모스트랜지스터(MN4)의 게이트에는 입력전압이 직접 인가된다. 따라서, 피모스트랜지스터(MP1)와 엔모스트랜지스터(MN1)(MN3)(MN4)가 동작하므로 입력의 문턱전압(Vr)가 된다.
이에따라 상기에서 설명한 바와같이 입력단자(A)에보다 낮은 전압이 입력되면 저전위로 인식하므로, 출력단자(B)에서는 고전위가 출력된고, 입력단자(A)에보다 높은 전압이 입력되면 고전위로 인식하여 출력단자(B)에서 저전위가 출력 한다.
또한, 제어단자(I1)(I2)가 고전위와 저전위가 각기 입력되면, 엔모스트랜지스터(MN2)턴-온되므로 피모스트랜지스터(MP2)이 게이트에는 입력전압이 직접 인가되고, 반면 엔모스트랜지스터(MN3)가 턴-오프되므로 엔모스트랜지스터(MN4)의 게이트에는 저항(R2)에 의해 저전위가 인가된다. 이에따라 엔모스트랜지스터(MN4)도 턴-오프된다.
따라서, 피모스트랜지스터(MP1)(MP2)와 엔모스트랜지스터(MN1)(MN2)가 동작하므로 입력의 문턱전압(Vr)가 된다.
이에따라 상기에서 설명한 바와같이 입력단자(A)에보다 낮은 전압이 입력되면 저전위로 인식하여 출력단자(B)에서 고전위가 출력되고, 입력단자(A)에보다 높은 전압이 입력되면 고전위로 인식하여 출력단자(B)에서 저전위가 출력된다.
이상에서 설명한 바와같이 본 고안은 외부회로가 TTL이거나 씨모스에 관계없이 문턱전압(Vr)을 자유롭게 조절하여 사용할 수 있으므로 입력회로의 트랜지스터 크기를 외부회로에 갖추어 새로 디자인할 필요가 없는 유용한 효과가 있다.

Claims (1)

  1. 입력단자(A)를 피모스트랜지스터(MP1)와 엔모스트랜지스터(MN1)로 구성된 인버터를 통해 출력단자(B)에 접속한 입력회로에 있어서, 상기 입력단자(A)를 엔모스트랜지스터(MN2)를 소스와 엔모스트랜지스터(MN3)의 드레인에 접속하고, 그 엔모스트랜지스터(MN2)(MN3)의 게이트에 제어단자(I1)(I2)를 각기 접속하고, 상기 엔모스트랜지스터(MN2)의 드레인을 풀업저항(R1)및 피모스트랜지스터(MP2)의 게이트에 접속하고, 상기 엔모스트랜지스터(MN3)의 소스를 접지저항(R2)및 엔모스트랜지스터(MN4)의 게이트에 접속하고, 상기 피모스트랜지스터(MP2)및 엔모스트랜지스터(MN4)의 드레인을 출력단자(B)에 접속하여 구성한 것을 특징으로 하는 프로그래머블 문턱전압 조정 입력회로.
KR2019910022836U 1991-12-19 1991-12-19 프로그래머블 문턱전압 조정 입력회로 KR940001196Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022836U KR940001196Y1 (ko) 1991-12-19 1991-12-19 프로그래머블 문턱전압 조정 입력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022836U KR940001196Y1 (ko) 1991-12-19 1991-12-19 프로그래머블 문턱전압 조정 입력회로

Publications (2)

Publication Number Publication Date
KR930015447U KR930015447U (ko) 1993-07-28
KR940001196Y1 true KR940001196Y1 (ko) 1994-03-07

Family

ID=19324715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022836U KR940001196Y1 (ko) 1991-12-19 1991-12-19 프로그래머블 문턱전압 조정 입력회로

Country Status (1)

Country Link
KR (1) KR940001196Y1 (ko)

Also Published As

Publication number Publication date
KR930015447U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
EP0096531B1 (en) One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function
US4689495A (en) CMOS high voltage switch
JP2567179B2 (ja) レベル変換回路
US4578694A (en) Inverter circuit provided with gate protection
US4672241A (en) High voltage isolation circuit for CMOS networks
JP2959449B2 (ja) 出力回路
KR940001196Y1 (ko) 프로그래머블 문턱전압 조정 입력회로
US6057712A (en) Integrated comparator circuit with four MOSFETS of defined transfer characteristics
KR100298444B1 (ko) 입력 버퍼 회로
JPH0685497B2 (ja) 半導体集積回路
US4404477A (en) Detection circuit and structure therefor
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
JPH06196996A (ja) 出力バッファ回路
JPH07105709B2 (ja) 電圧変換回路
JPH0344692B2 (ko)
KR940005061Y1 (ko) 씨모스 슈미트 트리거회로
JPH03248619A (ja) 半導体出力回路
JPH03230617A (ja) 半導体集積回路
JP3024171B2 (ja) 入力回路
KR0135160B1 (ko) 티티엘 입력 버퍼(TTL-Input buffer) 장치
KR940000254Y1 (ko) 멀티게이트 시모스에 의한 배타 오아게이트
GB2201058A (en) MOSFET protection circult
US20020180479A1 (en) Pull-up terminator
KR200148585Y1 (ko) 하이 볼티지 입력회로
KR0117118Y1 (ko) 와이어드 앤드 로직 게이트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030218

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee