KR940000744B1 - 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법 - Google Patents

더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법 Download PDF

Info

Publication number
KR940000744B1
KR940000744B1 KR1019900019247A KR900019247A KR940000744B1 KR 940000744 B1 KR940000744 B1 KR 940000744B1 KR 1019900019247 A KR1019900019247 A KR 1019900019247A KR 900019247 A KR900019247 A KR 900019247A KR 940000744 B1 KR940000744 B1 KR 940000744B1
Authority
KR
South Korea
Prior art keywords
wire bond
semiconductor chip
dummy wire
bond pad
wire bonding
Prior art date
Application number
KR1019900019247A
Other languages
English (en)
Other versions
KR920010798A (ko
Inventor
김강산
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900019247A priority Critical patent/KR940000744B1/ko
Publication of KR920010798A publication Critical patent/KR920010798A/ko
Application granted granted Critical
Publication of KR940000744B1 publication Critical patent/KR940000744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법
제1도는 종래의 와이어 본딩공정이 완료된 상태의 리드프레임의 평면도.
제2도는 본 발명에 따른 더미 와이어 본드패드가 형성된 상태의 리드프레임의 평면도.
제3도는 본 발명에 따른 더미 와이어 본드 패드의 단면도.
제4도는 본 발명의 실시상태도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드 2 : 댐바
3 : 반도체 칩 4 : 와이어 본드 패드
4A,4B,4C : 더미 와이어 본드 패드 5 : 패드지지바
10 : 와이어 12 : 절연막
13 : 보호층 14 : 코팅층
본 발명은 더미 와이어 본드 패드(dummy wire bond pad)를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법에 관한 것으로, 특히 반도체 회로 등이 구성된 반도체 칩의 여유공간(space)에 또다른 와이어 본드 패드를 구비시킨 더미 와이어 본드 패드를 구비한 반도체 칩에 관한 것이다.
일반적으로, 반도체 칩상에 전자회로 등을 형성시키다 보면, 노이즈 및 기타 불량을 배제하기 위하여 와이어 본드 패드를 패케이징(packaging)을 염두에 두지 않고 반도체 칩상의 아무곳에나 와이어 본드 패드를 형성한다. 그러므로, 반도체 칩상의 와이어 본드 패드와 리드프레임의 리드간을 와이어 본딩할 때 와이어가 서로 크로스(Cross)되거나 와이어가 길어지는 단점이 수반된다.
따라서 본 발명은 전자회로 등이 설계되는 반도체 칩상의 여유공간에 또다른 모조의 와이어 본드 패드를 구성시켜 상기한 단점이 해소될 수 있는 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법을 제공하는데 그 목적이 있다.
본 발명의 더미 와이어 본드 패드를 구비한 반도체 칩은 반도체 칩(3)의 와이어 본드 패드(4)간의 소정 여유공간 또는 그외의 여유공간에 더미 와이어 본드 패드(4A,4B,4C)가 구성되는 것을 특징으로 한다.
본 발명의 더미 와이어 본드 패드 형성방법은 반도체 칩상의 여유공간을 공지의 에칭 수단에 의해 소정깊이 및 폭으로 식각한 다음 절연막(12)을 형성시키는 단계와, 상기 절연막(12) 상부에 와이어 본드 패드(4)를 형성하되 보호층(13) 하부까지만 형성시키는 단계로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 종래의 와이어 본딩 공정이 완료된 상태의 리드프레임의 평면도로서, 반도체 칩(3)이 장착되는 패드는 패드지지바(5)를 통해 사이드 레일(도시않됨)과 일체화되고, 반도체 칩(3)의 와이어 본드 패드(4)와 접속될 리드(1)는 댐바(2)에 의해 상기 사이드 레일과 일체화된다.
상기 반도체 칩(3)의 좌,우측부에는 상기 리드(1)와 접속될 와이어 본드 패드(4) 1A 내지 1K 및 2A 내지 2K가 구성되고, 반도체 칩(3)의 좌측 상, 하부에는 와이어 본드 패드(4) 3A 및 3B가 각기 형성된다.
상기 와이어 본드 패드 2A 내지 2K는 자신에 대응되는 리드(1)에 와이어 본딩되므로 별문제가 없지만 상기 와이어 본드 패드 1A 내지 2K중 어느 하나가 자신에 대응되는 리드(1)와 엇갈리면 와이어(10)는 서로 교차되어 단락현상이 발생한다.
또한 상기 와이어 본드 패드 3A 및 3B는 자신에 대응되는 리드(1)보다 먼 리드(1)에 와이어 본딩딜 시에는 와이어의 길이가 길어져 몰딩(molding) 공정시 와이어가 단선되거나 다른 와이어에 단락되는 현상이 발생된다.
제2도는 본 발명에 따른 더미 와이어 본드 패드가 형성된 상태의 리드프레임의 평면도로서, 전술한 제1도의 와이어 본드 패드 1A 및 1B 사이의 여유공간에 또 다른 더미 와이어 본드 패드(4A)를, 또한 상기 반도체 칩(3)의 상, 하 중앙부에 더미 와이어 본드 패드 4B 및 4C를 각기 형성시킨다.
따라서 제1도의 와이어 본드 패드 1C는 더미 와이어 본드 패드 4A를 경유해 리드(1)에 접속되므로 와이어의 교차현상이 제거되고 또한 제1도의 와이어 본드 패드 3A 및 3B도는 더미 와이어 본드 패드 4B 및 4C를 경유해 리드(1)에 접속되므로 와이어 길이의 증가에 따른 단선 또는 단락현상을 방지할 수 있다.
제3도는 본 발명에 따른 더미 와이어 본드 패드의 단면도로서, 반도체 칩(3)상의 여유공간을 공지의 에칭 수단에 의해 소정 깊이 및 폭으로 식각한 다음 SiO2등의 절연막(12)을 형성한다.
상기 절연막(12)상부에 와이어 본드 패드(4)를 형성하되 보호층(passivation)(13) 하부까지만 형성하고 상기 와이어 본드 패드(4)의 양측면 상부에는 반도체 칩(3)의 보호층(13) 및 코팅층(14)을 형성한다.
제4도는 본 발명에 실시상태도로서 반도체 칩(3)의 여유공간을 식각하여 형성된 와이어 본드 패드(4)의 일측은 리드프레임의 리드에 접속되고 상대측은 기존의 와이어 본드 패드에 연결되는 것을 도시하고 있다.
상술한 바와 같이 본 발명에 의하면 반도체 칩상의 와이어 본드 패드와 리드프레임의 리드간을 와이어 본딩할 때 서로 단락 또는 단선되는 현상을 제거할 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 반도체 칩에 있어서, 반도체 칩(3)의 와이어 본드 패드(4)간의 소정 여유공간 또는 그외의 여유공간에 더미 와이어 본드 패드(4A,4B,4C)가 구성되는 것을 특징으로 하는 더미 와이어 본드 패드를 구비한 반도체 칩.
  2. 반도체 칩상의 여유공간을 공지의 에칭 수단에 의해 소정 깊이 및 폭으로 식각한 다음 절연막(12)을 형성시키는 단계와, 상기 절연막(12) 상부에 와이어 본드 패드(4)를 형성하되 보호층(13) 하부까지만 형성시키는 단계로 구성되는 것을 특징으로 하는 더미 와이어 본드 패드 형성방법.
KR1019900019247A 1990-11-27 1990-11-27 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법 KR940000744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019247A KR940000744B1 (ko) 1990-11-27 1990-11-27 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019247A KR940000744B1 (ko) 1990-11-27 1990-11-27 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법

Publications (2)

Publication Number Publication Date
KR920010798A KR920010798A (ko) 1992-06-27
KR940000744B1 true KR940000744B1 (ko) 1994-01-28

Family

ID=19306570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019247A KR940000744B1 (ko) 1990-11-27 1990-11-27 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법

Country Status (1)

Country Link
KR (1) KR940000744B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063837A (ko) 2020-11-10 2022-05-18 삼성전자주식회사 반도체 패키지
KR20220139589A (ko) 2021-04-08 2022-10-17 삼성전자주식회사 더미 패드를 포함하는 반도체 패키지
KR20230016089A (ko) 2021-07-22 2023-02-01 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR920010798A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
KR920001690A (ko) 수지봉지형 반도체장치
EP0810655A2 (en) A package for a semiconductor device
KR930004244B1 (ko) 하이브리드형 수지밀봉 반도체장치
US5585667A (en) Lead frame for handling crossing bonding wires
US5550401A (en) Lead on chip semiconductor device having bus bars and crossing leads
KR940000744B1 (ko) 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법
KR930010084B1 (ko) 반도체장치
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
JPS63255953A (ja) 絶縁物封止型回路装置
JP3234614B2 (ja) 半導体装置及びその製造方法
JP3010924B2 (ja) 半導体装置
KR0135672B1 (ko) 반도체 패키지용 리드프레임
KR930002033Y1 (ko) 리드 프레임
US6534846B1 (en) Lead frame for semiconductor device and semiconductor device using same
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPH06177312A (ja) 半導体装置およびリードフレーム
JPH05251496A (ja) 半導体素子
KR0137068B1 (ko) 리드 프레임
KR200169976Y1 (ko) 반도체 패키지
KR950002001A (ko) 반도체 패키지
JP3336328B2 (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレーム
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
KR200159720Y1 (ko) 반도체 패키지
KR0129004Y1 (ko) 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee