KR940000225B1 - 비선형 아날로그-디지탈의 선형화 처리방법 및 그 회로 - Google Patents

비선형 아날로그-디지탈의 선형화 처리방법 및 그 회로 Download PDF

Info

Publication number
KR940000225B1
KR940000225B1 KR1019910011914A KR910011914A KR940000225B1 KR 940000225 B1 KR940000225 B1 KR 940000225B1 KR 1019910011914 A KR1019910011914 A KR 1019910011914A KR 910011914 A KR910011914 A KR 910011914A KR 940000225 B1 KR940000225 B1 KR 940000225B1
Authority
KR
South Korea
Prior art keywords
analog
digital
digital data
value
amplitude
Prior art date
Application number
KR1019910011914A
Other languages
English (en)
Other versions
KR920022689A (ko
Inventor
비이. 파텔 챈드라칸트
메이어 토마스
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Publication of KR920022689A publication Critical patent/KR920022689A/ko
Application granted granted Critical
Publication of KR940000225B1 publication Critical patent/KR940000225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

내용 없음.

Description

비선형 아날로그-디지탈의 선형화 처리방법 및 그 회로
제1도는 아날로그-디지탈 변환기의 통상적인 응용예를 도시한 블럭구성도.
제2도는 본 발명에 따른 비선형 아날로그-디지탈의 선형화 처리회로의 블럭구성도.
제3도는 10단계 IRE계단파신호의 형태도.
제4도는 대표적인 상용 아날로그-디지탈 변환기에서 나타나는 선형도에서의 편차특성도.
제5도는 본 발명에 따른 아날로그-디지탈 변환을 수행하기 위해 보정값을 산출하는 일실시예를 보인 도면.
제6도는 본 발명에 따른 아날로그-디지탈의 선형화 처리에 대한 실제적 및 이론적 응답의 특성도.
제7a도 내지 7c도는 제6도의 각 구간별 구분 확대도.
본 발명은 디지탈신호의 처리방법 및 회로에 관한 것으로, 특히 아날로그신호를 아날로그신호의 디지탈 표시로 변환하기 위한 처리방법 및 회로에 관한 것이다.
일반적으로 디지탈신호 프로세싱 시스템(Digital Signal Processing system : 이하 ″DPS″라 함)은 아날로그신호에 대한 입력 링크로서 아날로그-디지탈(이하 ″A/D″라 함) 변환기를 가지고 있다. A/D변환기는 항상 입력 레벨에 근거하여 소정의 디지탈신호를 제공하는 것으로 간주된다. A/D 변환기는 주어진 피크값 입력(Vpp)에 대해 그 출력단자에서 일정 수의 부호(code)를 발생시킨다. 결과적으로 A/D변환기의 입력-출력 선형성은 매우 중요하다.
현재 입수가능한 고자의 A/D변환기는 하나 이상의 선형성 제어장치를 갖고 있다. 이러한 제어장치는 일정한 입력 레벨에 대한 출력을 사용자가 조정(예를 들어, 50%, 또는 25%와 75%중에 하나로)할 수 있도록 하여 선형 출력을 얻게 해준다. 그러나, 흔히 중간 입력 레벨에서 비선형상이 다소 존재한다.
영상신호 제품과 같이 대량 생산성의 A/D변환기를 사용하는 상업용 소비재 기기의 경우, A/D 변환기의 비선형성을 제어하는 것을 필수적이다. 예를 들면, 고스트제거(deghoster)회로에 있어서, 고스트 파라미터는 일정 영역에서의 전이로부터 산출할 수 있는데, 실예를 들면 수직동기신호(-40 내지 0 IRE) 또는 0→70 IRE의 방송 텔레비젼(즉, BTA)신호이다. 그러면 전체 -40 내지 약 120IRE의 영상신호는 이들 파라미터에 근거하여 고스트가 제거된다. 따라서 더 신뢰성 있는 고스트제거 성능을 위해서는 신호의 ″추정된″선형성은 대단히 중요하다.
A/D변환기로부터 특정의 출력 특성을 얻고자 하는 다른 발명자들의 종래의 노력들은 두가지의 각기 다른 접근법으로 이루어졌다. 그 중 한 접근법은 조정가능한 이득 및 위상 단계를 포함하도록 고안된 값비싼 고품질의 A/D 변환기를 사용했다. 이들의 사용전에 각 조정가능 단계는 필수적으로 최적 출력 특성을 제공하도록 ″동조(tuned)″되어야 할 것이다. A/D 변환기의 가격 및 그러한 조정에 소모되는 시간을 첫번째 접근법에 부수된 두가지 문제점이다. 결과적으로, 그러한 A/D 변환기의 사용은 주목받아 만드는 값비싼 용도에만 제한된다.
기무라(kimura)의 미합중국 특허 제4,764,751호에 기술된 바와 같은 두번째 접근법은 조사표(look-up table)에 기억된 보상 디지탈값을 얻기위해 비선형 A/D 변환기로부터의 출력신호 ″Z″를 직선 변환 데이터를 가지는 조사표가 저장되어 있는 기억장치에 인가됨으로써 특정의 비선형(예, 대수적)특성을 나타내는 변환을 제공한다. A/D 변환기에 적용된 아날로그신호의 이득 및 오프셋(offset)을 조정하기 위해 여러 단계들이 비선형 A/D 변환기의 입력 단자에 결합된다. 그러나 이러한 접근법은 비선형 A/D 변환기의 변환특성 데이터의 측정(measurement), 정규화 및 곡선-조정단계의 부분으로서 기점에서 및 최대 출력값(예 ; 2N-1)에서의 변환 특성 데이터 곡선의 교정(calibration) 및 기준 데이터 및 변환 특성 데이터에 관하여 입력신호의 레벨에 상응하는 보상 디지탈값의 산출(calculation)이 요구된다. 결과적으로, 이 접근법은 필수적으로 오프셋 및 이득 조정단계에 대한 의존성, 특수화된 A/D 변환기의 사용, A/D 변환기의 변환 특성 데이터의 측정이 요구되므로, 대량 생산성의 A/D 변환기로 사용하기에는 부적합하다. 더우기 이 접근법은 변환 범위의 두 극한에 대한 중간값에서 선형 A/D 변환기에 의한 변환의 선형성을 개선하는 문제를 인지하지도 언급하지도 않고 있다.
따라서 본 발명의 목적은 아날로그신호의 디지탈변환을 수행하기 위한 개선된 처리방법 및 회로를 제공하는데 있다.
본 발명의 다른 목적은 아날로그신호를 디지탈신호로 변환하는데 있어서 향상된 선형도를 나타낼 수 있는 처리방법 및 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 대량 생산된 A/D 변환기의 선형성에 있어서 편차를 저렴하게 보정하기에 적합한 처리방법 및 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 오프셋, 이득 및 위상 조정과는 독립적으로 A/D 변환의 향상된 입력-출력 선형성을 갖는 처리방법 및 회로를 제공하는데 있다.
상기한 본 발명의 목적들은 A/D 변환기와 DPS 사이에 개재된 선형화 데이터값이 기억된 기억장치를 사용하는 처리방법 및 회로에 의해 달성된다. 프로그래밍단계에서 A/D 변환기에 의해 발생된 디지탈신호와 기억장치에 저장된 선형화 디지탈값의 상응하는 어드레스 사이의 일치성을 확립하기 위한 각 단계에서 미리 정해진 아날로그신호 진폭에 대한 디지탈값을 기억장치에 인가하는 동안, 10단계 IRE계단파와 같은 미리 정해진 아날로그의 시험신호는 A/D 변환기의 입력 단자에 증분적으로 인가된다. 선형 디지탈값에 대한 상응하는 어드레스가 기억장치내에 일단 저장되면, 프로그래밍단계는 제거되고 순차적으로 결합된 A/D 변환기와 기억장치는 A/D 변환기에 적용된 아날로그신호와 기억장치로부터 나오는 디지탈값 사이에 보다 우수한 선형성을 제공할 것이다.
본 발명의 보다 완전한 이해 및 그에 부수되는 다수의 잇점들은 첨부된 도면과 관련하여 생각할때 다음 상세한 설명에 의해 더 잘 이해되는 바와 같이 용이하게 향유할 수 있을 것이다. 도면에서 동일한 참조부호는 동일 또는 유사 구성부분을 나타낸다.
제1도는 대표적인 종래의 DSP시스템의 개략도를 도시한 것이다. 그러한 시스템은 일반적으로 아날로그 신호에 대한 입력링크로서 A/D 변환기를 갖고 있다. 제1도의 시스템에서 아날로그신호 Vi는 이득조정단계, 직류 오프셋 조정단계 및 클램프(clamp)를 포함한 입력회로(10)의 입력 단자에 인가된다. 입력회로(10)에 의해 전송된 아날로그신호 Vi는 표본화 클럭신호 Vc에 의해 제어되는 A/D 변환기(12)의 입력단자에 적용되어 DSP(20)에 연결된 ″N″비트 데이터버스(14)상에 디지탈 데이터 Vd를 제공한다. 제4도는 대표적인 상용 A/D 변환기에서 나타나는 선형도에서의 편차 특성도로서, A/D 변환기(12)에 의해 발생된 보정되지 않은 디지탈 데이터 Vd와 이론적으로 출력되어야 할 진(眞) 선형 A/D 변환기 출력간에 편차가 발생하는 것을 도시한 것이다. 제4도를 참조하여 A/D 변환기(12)에 의해 발생된 보정되지 않은 디지탈 데이타 Vd를 ″진(眞) 선형 A/D변환기출력″이라 표기된 직선에 대해 비교해 보면, 디지탈 데이터 Vd는 A/D 변환기(12)의 변환 범위에 걸쳐 거의 연속적으로 A/D 변환기(12)의 입력단자에 적용된 A/D 변환기(12)의 입력 아날로그신호 Vi와 A/D 변환기(12)에 의해 발생된 디지탈 데이터 Vd간의 바람직한 진선형 관계로부터 벗어나 있음을 알 수 있다.
상기와 같은 비선형상을 보정하기 위한 본 발명의 선형화 A/D 출력에 관한 매우 단순한 회로는 제2도에 도시되어 있다. 제2도에서 입력회로(10)에 의해 전송된 아날로그신호 Vi는 표본화 클럭신호 Vc에 의해 제어되는 A/D 변환기(12)의 입력단자에 인가됨으로써 A/D 변환기(12)로부터 제1디지탈 데이터 Vd가 ″N″비트 데이터버스(14)상에 제공된다.
A/D 변환기(12)는 적어도 하나의 선택시간동안에 시험신호가 되는 아날로그신호 Vi를 다수의 연속적인 간격마다의 진폭에 대응하는 값으로 디지탈변환하고 디지탈변환된 값을 제1디지탈 데이터 Vd로 출력한다. 이때 또한 A/D 변환기(12)는 제1도에서와 마찬가지로 출력신호인 제1디지탈 데이터 Vd의 전 범위의 값이 아날로그신호 Vi의 진폭의 전 범위에 대하여 비선형성을 포함하는 선형타입의 A/D 변환기이다.
디지탈값의 조사표를 기억하고 있는 프로그램가능 독출전용메모리(즉,″P ROM″)와 같은 A/D 선형화 기억장치(이하 ″A/D 선형화 PROM″이라 함)(16)는 버스(14)에 결합되어 제1디지탈 데이터 Vd를 수신하고, 조사표로부터의 진선형 디지탈값을 ″N″비트 데이터 버스(18)를 거쳐 DSP(20)에 제공함으로써 제1디지탈 데이터 Vd의 입력에 응답한다. A/D 선형화 PROM(16)은 아날로그신호 Vi의 연속적인 간격마다의 진폭에 대응하는 동시에 아날로그신호 Vi의 진폭의 전 범위에 대하여 선형성을 나타내는 값을 가지는 다수의 제2디지탈 데이터 Vt들이 제1디지탈 데이터 Vd의 특정값에 각각 해당하는 어드레스의 저장영역에 미리 저장하고 있으며, 저장된 제2디지탈 데이터 Vt들 중에 A/D 변환기(12)로 부터 입력되는 제1디지탈 데이터 Vd의 값에 해당하는 어드레스의 저장영역에 저장된 제2디지탈 데이터 Vt를 출력한다.
프로그래밍 기억장치(이하 ″PROM″이라 함)(24)는 시험신호의 연속적인 간격마다의 진폭에 대응하는 동시에 시험신호의 진폭의 전 범위에 대하여 선형성을 나타내는 값을 가지는 다수의 제2디지탈데이터 Vt들을 미리 저장하고 있는다.
마이크로프로세서(22)는 A/D 변환기(12)의 출력 단자와 A/D 선형화 PR OM(16)의 입력단자사이에 버스(14)를 거쳐 임시로 결합되어 디지탈값의 조사표가 포함된 PROM(24)과 버스(14) 사이의 스위치로서 작용할 수 있다. 마이크로프로세서(22)는 PROM(24)에 저장된 제2디지탈 데이터 Vt들 중 A/D 변환기(12)에서 출력되는 시험신호에 대한 제1디지탈 데이터 Vd의 값에 대응하는 제2디지탈 데이터 Vt를 독출하여 제1디지탈 데이터 Vd의 값에 해당하는 A/D 선형화 PROM(16)의 어드레스의 저장영역에 저장한다.
제3도에 도시한 바와 같은 10단계 IRE계단파 신호와 같은 미리 정해진 시험신호는 입력회로(10)에 적용되는 아날로그 입력신호로서 사용될 수 있다. 그와 같은 예에서는 프로그래밍 기억장치(24)에 기억된 진선형 디지탈값인 제2디지탈 데이터 Vt는 시험신호의 전범위에 걸쳐 각 단계에서의 시험신호의 진폭과 같은 특성에 정확하고도 신뢰성 있는 관계를 제공한다. 제3도에서 도표의 가로 좌표를 따라 표시한 IRE영역은 시험신호로부터 획득한 레벨들 간의 출력범위로서 정의된다.
또한 제5도는 본 발명에 따른 아날로그-디지탈 변환을 수행하기 위한 보정값을 산출하는 일실시예를 보인 도면으로서, 보정되지 않은 A/D 변환기(12)의 출력 제1디지탈 데이터 Vd를 진선형 데이타로 보정하여 보정된 디지탈 데이터 Vo를 산출하는 것을 나타낸다. 제5도에서 A 및 B는 입력레벨에 관한 K번째 영역 또는 VK내지 VK+1의 구간을 정의한 A/D 출력값이다. AT및 BT는 동일 영역에 대한 상응하는 보정(진선형)값이다. 그러면 비선형 A/D의 디지탈값 Y에 대한 보정치 YT는 다음과 같이 산출할 수 있다.
우선 비선형 A/D의 디지탈 값 Y는 하기(1)식과 같이 된다.
Y=A+[(B-A)÷(VK+1-VK)*X …………………… (1)
그리고 비선형 A/D의 디지탈값 Y에 대한 보정치 YT는 하기 (1)식과 같이 된다.
YT=AT+[(BT-AT)÷(VK+1-VK)*X …………………… (2)
상기 (1)식과 (2)식은 직선의 방정식이 y=b+mx의 형태로 나타내지는 것과 동일하게 구해진다.
상기 (1)식은 하기 (3)식으로 다시 쓸 수 있다.
(VK+1-VK)]*X=(Y-B)÷(B-A) …………………… (3)
상기 (3)식을 상기 (2)식에 대입하면 하기 (4)식과 같이 된다.
YT=AT+[(BT-AT)*[(Y-A)÷(B-A)] …………………… (4)
=[AT-[(BT-AT)÷(B-A)*A]+[(BT-AT)÷(B-A)*Y ………… (5)
=CK+DK*Y …………… (6)
상기 (6)식에서 CK및 DK는 상응하는 이론적 A/D 출력치 AT및 BT를 갖는 일정 A/D 장치의 A 및 B의 측정치로부터 K번째 영역에 관해 산출한 파라미터이다.
10단계 IRE계단파 신호와 같은 시험신호로부터 생긴 A/D 출력은, 예를 들어 A/D 변환기(12)가 9비트 A/D 변환기인 경우 기본 이득 및 직류 오프셋은 0 내지 +Vpp신호입력으로 입력회로(10)내에서 조정된 후에 마이크로프로세서(22)에 인가된다. 그러므로 A/D 변환기(12)의 출력 디지탈 값인 제1디지탈 데이터 Vd는 오프셋 2보수에서 -256 내지 +256로 2N(이때 N=9) 범위내에서 변동될 것이다. 마이크로프로세서(22)는 기지의 IRE레벨의 경우 PROM(24)내에 저장된 조사표로부터 진 디지탈 값의 제2디지탈 데이터 Vt를 얻는다. IRE 계단파 시험신호의 진폭의 이들 레벨 각각에 대한 보정 디지탈값은 지정된 A/D 변환기에 관해 이미 알려져 있고 RPOM(24)내의 조사표 내에 저장되어 있다. 각 레벨의 IRE계단파 시험신호의 입력회로(10)에의 인가에 응답하여, 마이크로프로세서(22)는 PROM(24)로부터의 상응하는 진 디지탈값인 제2디지탈 데이터 Vt를 독출하여 A/D 선형화 PROM(16)의 조사표내에 저장하며, 이때 A/D 선형화 PROM(16)내에 저장된 각각의 진 디지탈값의 어드레스는 A/D 변환기(12)에 의해 발생된 상응하는 보정되지 않은 제1디지탈 데이터 Vd이다. 마이크로프로세서(22)는 VK내지 VK+1단계에 관해 제5도에 도시한 바와 같이, 분석적으로 입력 신호의 단계들 간의 값을 결정하게끔 프로그램된다. A/D 변환기(12)의 범위에 걸친 모든 진 디지탈값은 각 레벨의 기지의 시험신호의 입력에 응답하여 A/D 변환기(12)에 의해 발생된 디지탈 데이터 Vd값에 상응하는 어드레스에서 A/D 선형화 PROM(16)의 조사표내에 기억된 후에, 마이크로프로세서(22) 및 PROM(24)은 제거되고 입려회로(10), A/D 변환기(12) 및 A/D 선형화 PROM(16)이 포함된 선형 A/D 변환기는 A/D 변환기(12)의 전 범위에 걸쳐 입력 아날로그신호 Vi의 진폭과 같은 특성과 진 선형관계를 나타내는 디지탈값 Vo를 정확하게 발생시킬 수 있다.
따라서 대량 생산성의 A/D 변환기(12)에 대한 본질적인 입력-출력 비선형성은 단순히 독출전용 기억장치인 A/D 선형화 PROM(16)을 거쳐 적절한 대응관계(mapping)를 발생시킴으로써 쉽고도 저렴하게 제거되거나 상당히 감소될 수 있다.
한편 제6도는 상기한 바와 같은 본 발명에 따른 A/D 변환의 실제적 및 이론적 응답의 특성도이고, 제7a도 내지 제7c도는 제6도를 구간별로 나누어 확대한 것으로 제6도에 기술된 값의 인접부분의 세부에 관한 확대도를 도시한 것이다. 제6도 및 제7a도 내지 제7c도에서 단속선으로 도시한 선은 A/D 출력 Vo을 나타내고 실선으로 도시한 선은 상술한 본 발명에 다른 보정값을 나타낸다. 따라서 제7a도 내지 제7c도의 단속선과 제4도의 단속선을 비교해 보면, 비선형성이 전 디지탈화 범위에 걸쳐 실질적으로 제거될 수 있음을 명백히 나타내 준다. 제6도 및 제7a도 내지 제7c도는 TRW 9비트 A/D 변환기 평가장치(Model No. TDC 1020E1C)에 관해 작성한 것이다.
상술한 바와 같이 본 발명은 단순히 독출전용 기억장치를 사용하여 대략 생산성의 A/D 변환기에 대한 본질적으로 입력-출력 비선형성을 쉽고도 저렴하게 제거하거나 상당히 감소시킬 수 있는 잇점이 있다.

Claims (3)

  1. 비선형 아날로그-디지탈의 선형화 처리회로에 있어서, 입력되는 아날로그신호를 다수의 연속적인 간격마다의 진폭에 대응하는 값으로 디지탈변환하고 디지탈변환된 값을 제1디지탈 데이터로 출력하며 상기 제1디지탈 데이터의 전 범위의 값이 상기 아날로그신호의 진폭의 전 범위에 대하여 비선형성을 포함하는 선형타입의 아날로그-디지탈 변환기(12)와, 상기 아날로그신호의 연속적인 간격마다의 진폭에 대응하는 동시에 상기 아날로그신호의 진폭의 전 범위에 대하여 선형성을 나타내는 값을 가지는 다수의 제2디지탈 데이터들을 상기 제1디지탈 데이터의 특정값에 각각 해당하는 어드레스의 저장영역에 미리 저장하고 있으며, 상기 저장된 제2디지탈 데이터들 중에 상기 아날로그-디지탈 변환기(12)로 부터 입력되는 제1디지탈 데이터의 값에 해당하는 어드레스의 저장영역에 저장된 상기 제2디지탈 데이터를 출력하는 아날로그-디지탈 선형화 기억장치(16)로 구성하는 것을 특징으로 하는 선형성 아날로그-디지탈의 선형화 처리회로.
  2. 비선형 아날로그-디지탈의 선형화 처리회로에 있어서, 적어도 하나의 선택기간동안 시험신호가 되는 아날로그신호를 다수의 연속적인 간격마다의 진폭에 대응하는 값으로 디지탈변환하고 디지탈변환된 값을 제1디지탈 데이터로 출력하며 상기 제1디지탈 데이터의 전 범위의 값이 상기 아날로그신호의 진폭의 전 범위에 대하여 비선형성을 포함하는 선형타입의 아날로그-디지탈 변환기(12)와, 상기 아날로그신호의 연속적인 간격마다의 진폭에 대응하는 동시에 상기 아날로그신호의 진폭의 전 범위에 대하여 선형성을 나타내는 값을 가지는 다수의 제2디지탈 데이터들이 상기 제1디지탈 데이터의 특정값에 각각 해당하는 어드레스의 저장영역에 미리 저장되며, 상기 저장된 제2디지탈 데이터들 중에 상기 아날로그-디지탈 변환기(12)로 부터 입력되는 제1디지탈 데이터의 값에 해당하는 어드레스의 저장영역에 저장된 상기 제2디지탈 데이터를 출력하는 아날로그-디지탈 선형화 기억장치(16)와, 상기 시험신호의 연속적인 간격마다의 진폭에 대응하는 동시에 상기 시험신호의 진폭의 전 범위에 대하여 선형성을 나타내는 값을 가지는 다수의 제2디지탈 데이터들을 미리 저장하고 있는 프로그래밍 기억장치(24)와, 상기 아날로그-디지탈 변환기(12) 및 아날로그-디지탈 선형화 기억장치(16)와 프로그래밍 기억장치(24) 사이에 연결되며, 상기 프로그래밍 기억장치(24)에 저장된 제2디지탈 데이터들 중에 상기 아날로그-디지탈 변환기(12)로 부터 입력되는 제1디지탈 데이터의 값에 해당하는 어드레스의 저장영역에 저장된 상기 제2디지탈 데이터를 출력하는 아날로그-디지탈 선형화 기억장치(16)와, 상기 시험신호의 연속적인 간격마다의 진폭에 대응하는 동시에 상기 시험신호의 진폭의 전범위에 대하여 선형성을 나타내는 값을 가지는 다수의 제2디지탈 데이터들을 미리 저장하고 있는 프로그래밍 기억장치(24)와, 상기 아날로그-디지탈 변환기(12) 및 아날로그-디지탈 선형화 기억장치(16)와 프로그래밍 기억장치(24) 사이에 연결되며, 상기 프로그래밍 기억장치(24)에 저장된 제2디지탈 데이터들 중 상기 아날로그-디지탈 변환기(12)에서 출력되는 상기 시험신호에 대한 제1디지탈 데이터의 값에 대응하는 제2디지탈 데이터를 독출하여 상기 아날로그-디지탈 선형화 기억장치(16)의 상기 제1디지탈 데이터의 값에 해당하는 어드레스의 저장영역에 저장하는 마이크로프로세서(22)로 구성하는 것을 특징으로 하는 비선형 아날로그-디지탈의 선형화 처리회로.
  3. 입력되는 아날로그신호를 디지탈변환하여 상기 아날로그신호에 본질적으로 선형적인 값의 디지탈 데이터를 발생하는 아날로그-디지탈 변환기(12)를 프로그래밍 기억장치(16)를 사용하여 선형화하는 비선형 아날로그-디지탈 선형화 처리방법에 있어서, 초기에 상기 프로그래밍 기억장치(16)에 대한 기록과정이, 레벨이 다른 연속적인 샘플들로 이루어지는 미리 정해진 시험신호를 상기 아날로그신호가 공급되는 것과 동일한 형태로 상기 아날로그-디지탈변환기(12)에 공급하는 시험신호 공급과정과, 상기 아날로그-디지탈변환기(12)에 현재 공급돈 각 샘플의 레벨에 대해 선형성을 나타내는 디지탈값을 기록데이터로서 상기 아날로그신호가 공급되는 것과 동일한 형태로 상기 프로그래밍 기억장치(16)에 공급하는 선형화 데이터 공급과정과, 상기 시험신호의 연속적인 샘플에 응답하여 상기 아날로그-디지탈 변환기(12)에서 출력되는 디지탈 데이터에 의해 어드레스사 지정되는 상기 프로그래밍 기억장치(16)의 저장영역에 상기 기록데이터를 저장하는 선형화 데이터 저장과정으로 이루어지며, 이후 상기 시험신호와는 다른 아날로그신호의 입력에 응답하여 상기 프로그래밍 기억장치(16)로부터 선형화 디지탈 데이터를 독출하는 과정이, 상기 아날로그신호를 상기 아날로그-디지탈 변환기(12)에 공급하는 아날로그신호 공급과정과, 상기 아날로그-디지탈 변환기(12)에서 출력되는 디지탈 데이터로서 상기 프로그래밍 기억장치(16)의 어드레스를 계속적으로 지정하여 해당 저장영역에 저장된 기록데이터를 독출하는 선형화 데이터 독출과정으로 이루어지는 것을 특징으로 하는 비선형 아날로그-디지탈의 선형화 처리방법.
KR1019910011914A 1991-05-24 1991-07-12 비선형 아날로그-디지탈의 선형화 처리방법 및 그 회로 KR940000225B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/704,986 1991-05-24
US704,986 1991-05-24
US07/704,986 US5196851A (en) 1991-05-24 1991-05-24 Linearizing non-linear analog-to-digital process and circuit

Publications (2)

Publication Number Publication Date
KR920022689A KR920022689A (ko) 1992-12-19
KR940000225B1 true KR940000225B1 (ko) 1994-01-12

Family

ID=24831641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011914A KR940000225B1 (ko) 1991-05-24 1991-07-12 비선형 아날로그-디지탈의 선형화 처리방법 및 그 회로

Country Status (10)

Country Link
US (1) US5196851A (ko)
EP (1) EP0514587B1 (ko)
JP (1) JP2795765B2 (ko)
KR (1) KR940000225B1 (ko)
CN (1) CN1029345C (ko)
CA (1) CA2056198C (ko)
DE (1) DE69130861T2 (ko)
ES (1) ES2132078T3 (ko)
MY (1) MY110291A (ko)
RU (1) RU2107388C1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274577A (en) * 1990-10-09 1993-12-28 Newport Electronics, Inc. System for linearizing a non-linear sensor output
US5396241A (en) * 1993-02-03 1995-03-07 Kaman Instrumentation Corporation Method and apparatus for digitally controlled linearization of an analog signal
DE69517411T2 (de) * 1994-09-23 2001-01-04 Nat Semiconductor Corp Effiziente architektur zur korrektur von komponentenfehlanpassungen und schaltungsnichtlinearitäten in a/d umsetzern
US6694163B1 (en) 1994-10-27 2004-02-17 Wake Forest University Health Sciences Method and system for producing interactive, three-dimensional renderings of selected body organs having hollow lumens to enable simulated movement through the lumen
US5782762A (en) 1994-10-27 1998-07-21 Wake Forest University Method and system for producing interactive, three-dimensional renderings of selected body organs having hollow lumens to enable simulated movement through the lumen
US5920319A (en) 1994-10-27 1999-07-06 Wake Forest University Automatic analysis in virtual endoscopy
US5751235A (en) * 1996-05-24 1998-05-12 Vlsi Technology System and method for enhancing joystick performance
US8682045B2 (en) 1997-02-25 2014-03-25 Wake Forest University Health Sciences Virtual endoscopy with improved image segmentation and lesion detection
WO1998042077A1 (fr) 1997-03-18 1998-09-24 Nippon Columbia Co., Ltd. Detecteur de distorsion, correcteur de distorsion, et procede de correction de distorsion pour signal audio numerique
US5861826A (en) * 1997-06-30 1999-01-19 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
US6081820A (en) * 1998-02-20 2000-06-27 Siemens Energy & Automation Method and apparatus for filtering a signal using a window value
US6463093B1 (en) 1998-07-30 2002-10-08 Airnet Communications Corporation Method and apparatus to reduce spurious and intermodulation products in wireless broadband multi-carrier digital transceiver equipment through static non-linearity correction of digital conversion components
EP2302594A3 (en) 1998-11-25 2011-04-06 Wake Forest University Virtual endoscopy with improved image segmentation and lesion detection
EP1252714B1 (de) * 2000-02-04 2003-11-12 Sensirion AG A/d-wandler mit lookup-tabelle
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
DE10159607B4 (de) * 2001-03-09 2010-11-18 Siemens Ag Analog/Digital-Signalwandlereinrichtung mit galvanischer Trennung in ihrem Singalübertragungsweg
US6621442B1 (en) 2002-06-24 2003-09-16 Charles Douglas Murphy Analog-to-digital conversion with piece-wise non-linear reference waveforms
US6911925B1 (en) * 2004-04-02 2005-06-28 Tektronix, Inc. Linearity compensation by harmonic cancellation
KR101209987B1 (ko) * 2009-05-29 2012-12-07 미쓰비시덴키 가부시키가이샤 아날로그 유니트
EP2365411A1 (en) * 2010-03-10 2011-09-14 Sensirion AG Flow control arrangement
EP2392898B1 (en) 2010-06-04 2017-12-13 Sensirion AG Sensor system
TWI462488B (zh) * 2012-01-30 2014-11-21 Sunplus Technology Co Ltd 類比數位轉換裝置與方法
CN103247307B (zh) * 2012-02-10 2015-12-16 凌阳科技股份有限公司 模拟数字转换装置与方法
RU2723566C1 (ru) * 2019-10-31 2020-06-16 Публичное акционерное общество "Научно-производственное объединение "Алмаз" имени академика А.А. Расплетина" (ПАО "НПО "Алмаз") Способ компенсации фазовых искажений в многоканальных системах аналого-цифрового преобразования сигналов и устройство для его реализации

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132066A (en) * 1975-05-13 1976-11-16 Mitsubishi Electric Corp A-d converter
FR2427013A1 (fr) * 1978-05-24 1979-12-21 Efcis Procede d'autocorrection de resultats errones delivres par une chaine d'acquisition de donnees et systeme autocorrecteur pour la mise en oeuvre de ce procede
JPS59171221A (ja) * 1983-03-17 1984-09-27 Kokusai Electric Co Ltd Ａ−ｄ／ｄ−ａ変換器の精度補正方法
JPS62183677A (ja) * 1986-02-07 1987-08-12 Fuji Photo Film Co Ltd 非線形ａ／ｄ変換方法
JPS6310982A (ja) * 1986-07-02 1988-01-18 Matsushita Electric Ind Co Ltd 映像信号の信号処理装置
JPS63215116A (ja) * 1987-03-03 1988-09-07 Mitsubishi Electric Corp アナログ信号検出回路
JPS6457826A (en) * 1987-08-28 1989-03-06 Anritsu Meter A/d converter
US4894656A (en) * 1988-11-25 1990-01-16 General Electric Company Self-calibrating pipelined subranging analog-to-digital converter
US4986243A (en) * 1990-01-19 1991-01-22 Siemens Automotive L.P. Mass air flow engine control system with mass air event integrator
US5047769A (en) * 1990-05-03 1991-09-10 General Electric Company Methods of correcting data conversion/transfer errors in a vibratory energy imaging system utilizing a plurality of channels

Also Published As

Publication number Publication date
CN1029345C (zh) 1995-07-12
EP0514587B1 (en) 1999-02-03
CA2056198C (en) 1999-09-21
JP2795765B2 (ja) 1998-09-10
ES2132078T3 (es) 1999-08-16
DE69130861D1 (de) 1999-03-18
CN1067342A (zh) 1992-12-23
RU2107388C1 (ru) 1998-03-20
US5196851A (en) 1993-03-23
EP0514587A2 (en) 1992-11-25
EP0514587A3 (en) 1993-09-22
KR920022689A (ko) 1992-12-19
JPH04361428A (ja) 1992-12-15
CA2056198A1 (en) 1992-11-25
DE69130861T2 (de) 1999-06-10
MY110291A (en) 1998-04-30

Similar Documents

Publication Publication Date Title
KR940000225B1 (ko) 비선형 아날로그-디지탈의 선형화 처리방법 및 그 회로
US4947168A (en) Subranging analog-to-digital converter with calibration
US4896155A (en) Method and apparatus for self-calibration of subranging A/D converter
US5886529A (en) Impedance measuring device
US5121119A (en) Analog-to-digital conversion method and system with correction of analog gain and offset
AU639839B2 (en) Analog-to-digital converter circuit
US5331321A (en) A/D converter and D/A converter employing a rodix smaller than a two, and calibration thereof
CN101636912A (zh) 用于对信号进行低失真转换、尤其是放大的装置
KR970058038A (ko) 휘도 변화에 따른 색좌표 보정 장치 및 그 제어 방법
JP3311182B2 (ja) 高速高精度ａｄ変換装置
JP2003032108A (ja) 直線性補償装置及び直線性補償方法
US5955979A (en) System and method for compensating for glitch errors in a D/A converter
JPH04323568A (ja) アナログ計測回路
JP3719717B2 (ja) 非直線性補償器
US4855651A (en) Timebase circuit
JPH09148931A (ja) Ｄ／ａコンバータの補正回路
JPH07147518A (ja) 線形増幅装置
JPS63121320A (ja) 誤差補正回路付ｄａ変換器
JPH0482417A (ja) 温度補償型発振器
KR920006954B1 (ko) 비디오 카메라의 감마 보정회로
KR19990016226A (ko) 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법
JPS57148421A (en) Nonlinear digital-to-analog converter
JPH10253795A (ja) 核計装装置の出力調整回路
JPS5934192Y2 (ja) 電圧・電流発生装置
KR100400568B1 (ko) 프로젝션 티브이의 컨버젼스 보정장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021230

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee