KR930020709A - 엘디디구조 씨모스장치의 제조방법 - Google Patents
엘디디구조 씨모스장치의 제조방법 Download PDFInfo
- Publication number
- KR930020709A KR930020709A KR1019920004353A KR920004353A KR930020709A KR 930020709 A KR930020709 A KR 930020709A KR 1019920004353 A KR1019920004353 A KR 1019920004353A KR 920004353 A KR920004353 A KR 920004353A KR 930020709 A KR930020709 A KR 930020709A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate
- diffusion region
- forming
- trench
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 238000009792 diffusion process Methods 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 4
- 229920005591 polysilicon Polymers 0.000 claims abstract 4
- 125000006850 spacer group Chemical group 0.000 claims abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 238000005468 ion implantation Methods 0.000 claims 3
- 238000002955 isolation Methods 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000007790 scraping Methods 0.000 claims 1
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 딥서브 미크론(deep submicron)급 CMOS 장치를 제조하는 방법에 관한 것으로, 그 제조방법은 n-및 p-확산영역들을 형성한후 식각 중단층(etching stopper)을 게이트 마스크로서 정의하고, 이 게이트 마스크의 양측면에 측벽 스페이서(side wall spacer)를 형성한 후 게이트용 트렌치를 형성하고, 이어 폴리실리콘으로 게이트용 트렌치를 채우고 식각하여 게이트를 형성함으로써 n-및 p-확산영역들이 게이트 전극과 완전히 중첩된 LDD(Lightly Doped Drain)구조를 얻을 수 있을 뿐 아니라, 게이트 영역이 소오스 및 드레인 영역들보다 기판의 표면에 대해 트렌치 깊이만큼 낮게 형성되므로 소오스 및 드레인 영역들의 하부와 채널영역의 도우핑을 독립적으로 조절 가능한 구조를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 완성된 게이트중첩 LDD-COMS 장치의 구조를 나타낸 단면도이다.
제4도는 본 발명에 따라 완성된 게이트중첩 LDD-COMS 장치의 레이아웃 (layout)을 나타낸 도면이다.
Claims (8)
- 소오스 및 드레인 영역들이 게이트와 완전히 중첩되는 LDD구조의 CMOS장치를 제공하는 방법에 있어서, 실리콘기판(1)상에 실리콘 산화막(2)을 성장시키고 감광막(5)을 도포한 후 웰영역들을 정의하고 이어 상기 감광막(5)을 제거하고 웰 드라이브-인을 수행하여 n웰 영역의 트윈웰(3,4)을 형성하고 실리콘 산화막(6-1)을 적층하는 단계와, 상기 실리콘 질화막(6-1)을 트렌치 마스크로서 정의한 후 상기 실리콘 질화막(6-1)과 상기 실리콘 산화막(2) 및 상기 실리콘 기판(1)을 순차로 식각하여 격리용 트렌치(6)을 형성하는 단계와, 상기 격리용 트렌치(6) 내부에 제1산화막(8)을 성장시킨후 LPCVD 방법으로 제2산화막(9)을 적층하여 상기 격리용 트렌치(6)을 채우는 단계와, 래핑방법으로 상기 실리콘 산화막(2)의 표면까지 상기 제2산화막(9)을 깍아낸후 이온주입을 수행하여 상기 n웰 영역(3) p-확산영역(9)을 상기 p웰 영역(4)에는 n-확산영역(10)을 각각 형성하는 단계와, 상기 p-및 n-확산영역들(9,10)상에 제3산화막(11)을 적층하고 게이트 마스크로서 정의한 후 식각하고 이어 상기 제3산화막(11)의 양측면에 측벽스페이서(12)를 형성하는 단계와, 상기 p-및 n-확산영역들(9,10) 및 상기 실리콘기판(1)을 각각 순차로 식각하여 게이트용 트렌치(13)를 형성하고 nMOS 및 pMOS의 드레숄드 전압을 조절하기 위한 이온주입을 각각 수행하여 p-게이트 확산영역(14) 및 n-게이트확산영역(14-1)을 형성하는 단계와, 열산화방법으로 게이트 산화막(15)을 성장시킨 후 폴리 실리콘(16)을 적층하여 상기 게이트용 트렌치(13)을 채우고 상기 제3산화막(11)의 표면까지 래핑방법으로 상기 폴리실리콘(11)을 깍아내는 단계와, 상기 제3산화막(11)을 제거하고 제4산화막(17)을 성장시킨 후 상기 게이트 양측면에 게이트 측벽 스페이서(18)를 형성하고 이어 이온주입을 수행하여 nMOS 및 pMOS영역들에 각각 n+확산영역(19) 및 p+확산영역(19-1)을 형성하고 접합을 위한 열처리를 수행하는 단계 및, 표면 안정화를 위한 PSG 혹은 BPSG(20)를 도포하고 콘택부분을 정의한 후 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 엘디디 구조 씨모스 장치의 제조방법.
- 제1항에 있어서, 상기 제3산화막(11)은 10 내지 30nm의 두께로 적층되는 것을 특징으로 하는 엘디디 구조 씨모스 장치의 제조방법.
- 제1항에 있어서, 상기 게이트용 트렌치(13)를 형성하기 위하여 상기 실리콘 기판(1)을 0.5내지 1.5㎛정도의 깊이로 식각하는 것을 특징으로 하는 엘디디 구조 씨모스 장치의 제조방법.
- 제1항에 있어서, 상기 폴리실리콘(16)은 10내지 40nm정도의 두께로 적충되는 것을 특징으로 하는 엘디디 구조 씨모스 장치의 제조방법.
- 제1항에 있어서, 상기 제3산화막(11)은 상기 래핑단계에서 식각중단을 위한 에칭 스토퍼로서 이용되는 것을 특징으로 산느 엘디디 구조 씨모스 장치의 제조방법.
- 제1항에 있어서, 상기 n+확산영역(19) 및 p+확산영역(19-1)을 형성한 후 접합을 위해 수행되는 상기 열처리는 n+p 및 p+n접합의 깊이가 0.15㎛이하가 되도록 하기 위해 적어도 850℃이하에서 수행되는 것을 특징으로 하는 엘디디 구조 씨모스 장치의 제조방법.
- 제1항 또는 제5항에 있어서, 상기 래핑단계에서 상기 게이트 마스크로써 상기 에칭 스토퍼가 사용되는 것을 특징으로 하는 엘디디 구조 씨모스 장치의 제조방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004353A KR950003239B1 (ko) | 1992-03-17 | 1992-03-17 | 엘디디구조 씨모스장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004353A KR950003239B1 (ko) | 1992-03-17 | 1992-03-17 | 엘디디구조 씨모스장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020709A true KR930020709A (ko) | 1993-10-20 |
| KR950003239B1 KR950003239B1 (ko) | 1995-04-06 |
Family
ID=19330474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920004353A KR950003239B1 (ko) | 1992-03-17 | 1992-03-17 | 엘디디구조 씨모스장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003239B1 (ko) |
-
1992
- 1992-03-17 KR KR1019920004353A patent/KR950003239B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003239B1 (ko) | 1995-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517745B2 (en) | Semiconductor device having MOSFET with offset-spacer, and manufacturing method thereof | |
| JP2001352057A (ja) | 半導体装置、およびその製造方法 | |
| JP4813757B2 (ja) | 半導体装置 | |
| CN103377940A (zh) | 一种用于sram的p型传输栅极晶体管及其制作方法 | |
| JP2004146825A (ja) | Ｍｏｓトランジスター及びその製造方法 | |
| KR0155536B1 (ko) | BiCMOS 소자의 제조방법 | |
| KR930020709A (ko) | 엘디디구조 씨모스장치의 제조방법 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| KR0149942B1 (ko) | Cmos 소자의 제조방법 | |
| JP2006237040A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100249383B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100975972B1 (ko) | Ｃｍｏｓ 트랜지스터의 구조 및 그 제조 방법 | |
| JPS63115382A (ja) | 半導体装置 | |
| KR100223936B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JP2001257346A (ja) | 半導体集積回路装置 | |
| KR950021402A (ko) | 트렌치형 소자분리막 형성방법 | |
| JPS63177565A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100612943B1 (ko) | 콘택 트랜지스터 및 그 형성방법 | |
| KR20060005556A (ko) | 집적 반도체 소자 제조 방법 | |
| JPH0645434A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60244037A (ja) | 半導体装置及びその製造方法 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100953337B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960009216A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980313 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |