KR930020441A - 씨모오스 버퍼 회로 - Google Patents

씨모오스 버퍼 회로 Download PDF

Info

Publication number
KR930020441A
KR930020441A KR1019920003843A KR920003843A KR930020441A KR 930020441 A KR930020441 A KR 930020441A KR 1019920003843 A KR1019920003843 A KR 1019920003843A KR 920003843 A KR920003843 A KR 920003843A KR 930020441 A KR930020441 A KR 930020441A
Authority
KR
South Korea
Prior art keywords
terminal
mos transistor
buffer circuit
power source
signal transmission
Prior art date
Application number
KR1019920003843A
Other languages
English (en)
Other versions
KR960000900B1 (ko
Inventor
이성수
이형곤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920003843A priority Critical patent/KR960000900B1/ko
Publication of KR930020441A publication Critical patent/KR930020441A/ko
Application granted granted Critical
Publication of KR960000900B1 publication Critical patent/KR960000900B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 신호전달 수단으로 사용되는 버퍼회로에 관한 것으로, 특히 씨모오스 트랜지스터를 구비하고 전원전압의 크기에 관계없이 입력단에 흐르는 전류의 크기를 제한하여 노이즈마진을 개선하는 전류클램퍼를 구비하고 상기 전원전압에 의해 생하는 DC전류가 접지단으로 연결되는 경로를 차단하여 전력소비를 감소시키기 위한 스위치수단을 구비함을 특징으로 하는 버퍼회로에 관한 것으로, 높은 전원전압에서도 노이즈 마진이 크고 전력소비가 작은 버퍼회로를 제공하며, 또한 버퍼회로에 인가되는 입력 레벨이 전원전압 이상으로 높을 때에는 상기 DC전류에 의한 소비전력이 없고 노이즈 마진이 큰 버퍼회로를 제공한다.

Description

씨모오스 버퍼 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 씨모오스 버퍼회로도.
제5도는 제4도의 입력트립전압 특성도.
제6도는 제4도의 DC전류 특성도①(입력전압이 TTL 레벨일 때).
제7도는 제4도의 DC전류 특성도②(입력전압이 CMOS 레벨일 때).

Claims (5)

  1. 제1전원 및 제2전원과, 상기 제1전원과 제2전원 사이에 위치한 출력단을 구비하여, 상기 제1전원으로부터 상기 출력단으로의 제1전류패스와 상기 출력단으로부터 상기 제2전원으로의 제2전류패스를 상보적으로 개방함에 의해 소정의 입력신호를 출력하는 신호전송회로에 있어서, 상기 제1전류패스가 액티브상태일 때 상기 제1전류패스를 흐르는 전류의 양을 상기 제1전원의 크기에 상관없이 일정하게 유지시키는 제1수단(전류클램퍼)과, 상기 제2전류패스가 액티브상태일 때 상기 제1전류패스를 차단시키는 제2수단(스위치)을 구비함을 특징으로 하는 신호전송회로.
  2. 제1항에 있어서, 상기 제1수단이 공핍형 모오스 트랜지스터임을 특징으로 하는 신호전송회로.
  3. 제1항에 있어서, 상기 제2수단(스위치)이 모오스 트랜지스터임을 특징으로 하는 신호전송회로.
  4. 버퍼회로에 있어서, 입력단과 제어 입력을 구비하고, 게이트(gate)가 상기 제어입력에 접속하고 한쪽 단자가 전원전압에 접속된 제1P 모오스 트랜지스터와 게이트와 한쪽 단자가 서로 접속되어서 출력단에 접속하는데 1공핍형 N모오스 트랜지스터와, 게이트가 상기 제어입력에 접속되고 한쪽 단자가 상기 출력단에 접속하고 나머지 다른 한쪽단자가 접지단에 접속된 제1N모오스 트랜지스터와, 게이트가 상기 입력단에 접속되고 한쪽단자가 상기 출력단에 접속하며 나머지 다른 한쪽단자가 접지단에 접속되고 한쪽단자가 상기 출력단에 접속하며 나머지 다른 한쪽단자가 접지단에 접속된 제2N 모오스 트랜지스터와, 상기 제1P 모오스 트랜지스터의 다른 한쪽단자와 상기 제1공핍형 N모오스 트랜지스터의 다른 한쪽단자의 사이에 접속되고 상기 입력단에 의해 구동되는 제1수단을 구비함을 특징으로 하는 신호전송회로.
  5. 제4항에 있어서, 상기 제1수단이 P 모오스 트랜지스터임을 특징으로 하는 신호전송회로.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920003843A 1992-03-09 1992-03-09 씨모오스 버퍼회로 KR960000900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920003843A KR960000900B1 (ko) 1992-03-09 1992-03-09 씨모오스 버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003843A KR960000900B1 (ko) 1992-03-09 1992-03-09 씨모오스 버퍼회로

Publications (2)

Publication Number Publication Date
KR930020441A true KR930020441A (ko) 1993-10-19
KR960000900B1 KR960000900B1 (ko) 1996-01-13

Family

ID=19330149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003843A KR960000900B1 (ko) 1992-03-09 1992-03-09 씨모오스 버퍼회로

Country Status (1)

Country Link
KR (1) KR960000900B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593365B2 (en) 2009-11-17 2013-11-26 Kmw Inc Method for installing radiator elements arranged in different planes and antenna thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593365B2 (en) 2009-11-17 2013-11-26 Kmw Inc Method for installing radiator elements arranged in different planes and antenna thereof

Also Published As

Publication number Publication date
KR960000900B1 (ko) 1996-01-13

Similar Documents

Publication Publication Date Title
JP2616142B2 (ja) 出力回路
KR930015345A (ko) 상보 입력 버퍼가 있는 집적 회로
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
US4996449A (en) Output circuit having high speed operation and low power dissipation
JPH06209253A (ja) 入力バッファ
KR910002127A (ko) 전원절환회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
JP2959449B2 (ja) 出力回路
KR930020441A (ko) 씨모오스 버퍼 회로
KR890007503A (ko) 반도체집적회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
JPH02252315A (ja) 半導体集積回路用入力バッファ回路
KR910007268A (ko) 출력회로
KR950022128A (ko) 트랜지스터 회로
KR20020057294A (ko) 스위칭 노이즈를 감소시킨 씨모스 드라이버
KR0147469B1 (ko) 출력 노이즈 감소회로
KR900002789B1 (ko) 시모스를 이용한 고 전류 드라이버
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
KR970024586A (ko) 가변구동능력을 가지는 출력버퍼
KR970013733A (ko) 입력버퍼 회로
KR970013731A (ko) 데이타 출력 버퍼
KR970072690A (ko) 출력 버퍼회로
KR980006881A (ko) 반도체 메로리 장치의 입력 버퍼
KR930005370A (ko) 입력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011207

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee