Claims (8)
실리콘 기판(20)상에 필드 산화막(21)을 형성한 후 게이트 전극(23)을 형성하고 소오스/드레인 불순물영역(22, 22')을 이온 주입에 의하여 형성하고 게이트 절연막(SiO2)(24)을 증착시킨 후 매몰콘택(Burried Contact)을 형성하는 단계와, 게이트 영역쪽의 산화막(24)을 형성하고, 그 상부에 연속하여 SiN막(30)을 증착하고, 그 SiN막 상부에 소정의 포토레지스트 패턴을 형성하여 SiN막(30)을 그 패턴 형상대로 1차 식각하는 단계와, 포토 레지스트를 제거하고 SiN막과 산화막(24)을 마스크로 사용하여 실리콘 기판을 식각하여 트랜치를 형성하고, 상기 트랜치의 표면에 산화막(25)을 형성하는 단계와, SiN막을 2차 식각하여 제거하는 단계와, 게이트 산화막(24) 및 트랜치 내의 산화막(25)의 표면을 따라 스토리지 노드(26)를 형성하고, 그 스토리지 노드의 외면에 절연막(27)을 형성하고, 그 절연막 상부에는 플레이트 노드(28)를 형성하는 단계로 구성됨을 특징으로 하는 트랜치 커패시터 제조방법.After forming the field oxide film 21 on the silicon substrate 20, the gate electrode 23 is formed, and the source / drain impurity regions 22 and 22 'are formed by ion implantation, and the gate insulating film (SiO 2 ) 24 is formed. ) And forming a buried contact, forming an oxide film 24 toward the gate region, and subsequently depositing a SiN film 30 on top of the SiN film. Forming a photoresist pattern to first etch the SiN film 30 in its pattern shape, removing the photoresist and etching the silicon substrate using the SiN film and the oxide film 24 as a mask to form a trench, Forming an oxide film 25 on the surface of the trench, removing the SiN film by secondary etching, forming a storage node 26 along the gate oxide film 24 and the surfaces of the oxide film 25 in the trench; And an insulating film 27 formed on the outer surface of the storage node And forming a plate node (28) over the insulating film.
제1항에 있어서, 상기 SiN막(30)의 1차 식각시, 트랜치가 형성될 부분을 제외한 부분 중 게이트영역 쪽에만 SiN막이 잔여하도록, 포토 레지스트를 형성하여 식각함을 특징으로 하는 트랜치 커패시터 제조방법.The method of claim 1, wherein during the first etching of the SiN film 30, a photoresist is formed and etched so that the SiN film remains only on the gate region side except for the portion where the trench is to be formed. Way.
제1항에 있어서, 상기 SiN막(30) 형성전에 소오스 영역(22')을 보호하기 위한 초박막의 열산화막(29)을 형성하는 공정을 더 포함하는 것을 특징으로 하는 트랜치 커패시터 제조방법.The method of manufacturing a trench capacitor according to claim 1, further comprising the step of forming an ultra thin thermal oxide film (29) for protecting the source region (22 ') before forming the SiN film (30).
제1항 또는 제3항에 있어서, 상기의 SiN막(30) 및 박막의 산화막(29)의 2차 식각시, 트랜치 측의 소오스 영역(22')이 노출되도록 완전히 식각함에 의해 스토리지 노드 폴리 실리콘층(26) 형성시 소오스 영역(22')이 자연 연결됨을 특징으로 하는 트랜치 커패시터 제조방법.4. The storage node polysilicon of claim 1 or 3, wherein during the second etching of the SiN film 30 and the oxide film 29 of the thin film, etching is performed to completely expose the source region 22 'on the trench side. A method of fabricating a trench capacitor, characterized in that the source region (22 ') is naturally connected in forming a layer (26).
제1항에 있어서, 상기의 초박막의 산화막(29)의 두께는 트랜치 내의 산화막(25)보다 얇게 형성됨을 특징으로 하는 트랜치 커패시터 제조방법.The method of claim 1, wherein the thickness of the oxide film (29) of the ultra-thin film is thinner than the oxide film (25) in the trench.
제5항에 있어서, 상기의 초박막의 산화막 두께는 트랜치 내의 산화막 보다 약 500Å이상 얇게 형성됨을 특징으로 하는 트랜치 커패시터 제조방법.The method of claim 5, wherein the thickness of the oxide film of the ultra-thin film is formed to be thinner than about 500 kHz thinner than the oxide film in the trench.
제1항에 있어서, 상기의 게이트 산화막(24)은 700℃이상의 고온에서 LPCVD 공정에 의하여 형성된 HTO(High Temperature Oxide)막염을 특징으로 하는 트랜치 커패시터 제조방법.The method of claim 1, wherein the gate oxide film (24) is formed of a high temperature oxide (HTO) film salt formed by an LPCVD process at a high temperature of 700 캜 or more.
제1항에 있어서, 상기 스토리지 노드는 HSG, 도우프된 폴리실리콘 중 하나로 이루어짐을 특징으로하는 트랜치 커패시터 제조방법.The method of claim 1, wherein the storage node is made of one of HSG, doped polysilicon.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.