Claims (8)
반도체 소자의 표면적이 증대된 전하저장전극 제조방법에 있어서, 상기 반도체 기판 상부에 형성된 절연층상부에 제1전하저장 전극용 도전층을 형성하고, 그 상부에 제1절연층을 형성하는 단계와, 전하저장전극 마스크패턴공정으로 상기 제1절연층 및 제1전하저장 전극용 도전층의 일정부분을 제거하여 제1전하저장 전극 패턴을 형성하는 단계와, 전반적으로 제2전하저장 전극용 도전층 및 제2절연층을 적층하는 단계와, 상기 제2절연층을 건식식각하여 제2전하저장 전극용 도전층의 측벽에 제2철연층 스페이서를 형성하고, 전체구조 상부에 제3전하저장 전극용 도전층을 형성하는 단계와, 상기 제3전하저장 전극용 도전층을 건식식각하여 제2절연층 스페이서 측벽에 제3전하저장 전극용 도전층 스페이서를 형성하는 단계와, 상기 공정으로 노출된 제1절연층과 제2절연층 스페이서를 식각하여 그로인하여 제1전하저장전극패턴 측벽에 제2전하저장 전극용 도전층의 돌출부가 형성되고, 도전층 돌출부 측면에 제3전하저장 전극용 도전층 스페이서가 형성된 전하저장전극을 형성하는 단계로 이루어지는것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.A method of manufacturing a charge storage electrode having an increased surface area of a semiconductor device, the method comprising: forming a conductive layer for a first charge storage electrode on an insulating layer formed on the semiconductor substrate, and forming a first insulating layer thereon; Forming a first charge storage electrode pattern by removing a predetermined portion of the first insulating layer and the first charge storage electrode conductive layer by a charge storage electrode mask pattern process; Stacking a second insulating layer, and dry etching the second insulating layer to form a second ferromagnetic layer spacer on a sidewall of the conductive layer for the second charge storage electrode, and to form a third conductive layer spacer on the entire structure. Forming a layer, dry etching the conductive layer for the third charge storage electrode, and forming a conductive layer spacer for the third charge storage electrode on the sidewalls of the second insulating layer spacer; The layer and the second insulating layer spacers are etched to form protrusions of the conductive layer for the second charge storage electrode on the sidewalls of the first charge storage electrode pattern, and conductive layer spacers for the third charge storage electrode are formed on the side of the conductive layer protrusion. A method of manufacturing a charge storage electrode having an increased surface area, comprising: forming a charge storage electrode.
제1항에 있어서, 상기 전하저장 전극용 도전층이 폴리실리콘 또는 아몰포스로 형성하는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.The method of claim 1, wherein the charge storage electrode conductive layer is formed of polysilicon or amorphous.
제1항에 있어서, 상기 전하저장 전극용 도전층은 증착공정시, 인시투(in-situ)공정으로 불순물을 도프하거나 전하저장 전극용 도전층을 증작한 후 불순물을 도프하는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.The surface area of claim 1, wherein the conductive layer for the charge storage electrode is doped with an impurity in an in-situ process during the deposition process, or after the conductive layer for the charge storage electrode is expanded. This increased charge storage electrode manufacturing method.
제1항에 있어서, 제1절연층 및 제2절연층은 실리콘 나이트라이드(Si3N4)또는 실리콘 옥사이드(SiO2)로 형성하는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.The method of claim 1, wherein the first insulating layer and the second insulating layer are formed of silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ).
MOS 트랜지스터에 적층커패시터가 접속되어 이루어지는 DRAM셀의 전하저장 전극제조방법에 있어서, 반도체 기판 상부에 M0S 트랜지스터를 형성하고 그 상부에 절연층을 형성한 다음, 예정된 영역의 절연층을 제거하여 전하저장전극을 콘택하는 콘택홀을 형성한다음, 그 상부에 제1전하저장 전극용 도전층 및 제1절연층을 적층하는 단계와, 제1전하저장전극 마스크를 이용하여 상기 제1절연층과 제1전하저장 전극용 도전층의 예정된 부분을 식각하여 제1전하저장전극 패턴을 형성하는 단계와, 전체구조 상부에 제2전하저장 전극용 도전층과 제2절연층을 적층하는 단계와, 상기 제2차 절연층을 건식식각하여 제2전하저장 전극용 도전층 측벽에 제2절연층 스페이서를 형성한 다음, 전체적으로 제3전하저장 전극용 도전층을 형성하는 단계와, 상기 제3전하저장 전극용 도전층을 건식 식각하여 제2절연층 스페이서 측벽에 제3전하저장 전극용 도전층 스페이서를 형성하는 단계와, 상기 공정으로 노출된 제1절연층과 제2절연층 스페이서를 식각한 단계로 이루어지는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.In the method of manufacturing a charge storage electrode of a DRAM cell in which a stacked capacitor is connected to a MOS transistor, a M0S transistor is formed on a semiconductor substrate, an insulating layer is formed on the semiconductor substrate, and then the insulating layer of a predetermined region is removed to remove the charge storage electrode. Forming a contact hole for contacting the first electrode, and laminating a first conductive layer for a first charge storage electrode and a first insulating layer thereon; and using the first charge storage electrode mask, the first insulating layer and the first charge Etching a predetermined portion of the conductive layer for a storage electrode to form a first charge storage electrode pattern, laminating a second charge storage electrode conductive layer and a second insulating layer over the entire structure; Dry etching the insulating layer to form a second insulating layer spacer on the sidewalls of the conductive layer for the second charge storage electrode, and then forming a conductive layer for the third charge storage electrode as a whole; Dry etching the pole conductive layer to form a third conductive layer spacer for the charge storage electrode on the sidewalls of the second insulating layer spacer; and etching the first insulating layer and the second insulating layer spacer exposed by the process. A method of manufacturing a charge storage electrode having an increased surface area.
제5항에 있어서, 상기 전하저장 전극용 도전층이 폴리실리콘 또는 아몰포스로 형성되는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.The method of claim 5, wherein the charge storage electrode conductive layer is formed of polysilicon or amorphous.
제5항에 있어서, 상기 전하저장 전극용 도전층은 증착공정시, 인시투(in-situ)공정으로 불순물을 도프하거나 전하저장 전극용 도전층을 증착한 후 불순물을 도프하는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.The surface area of claim 5, wherein the conductive layer for charge storage electrode is doped with an impurity in an in-situ process or after depositing a conductive layer for charge storage electrode in a deposition process. This increased charge storage electrode manufacturing method.
제5항에 있어서, 제1절연층 및 제2절연층은 실리콘 나이트라이드(Si3N4)또는 실리콘 옥사이드(SiO2)로 형성하는 것을 특징으로 하는 표면적이 증대된 전하저장전극 제조방법.The method of claim 5, wherein the first insulating layer and the second insulating layer are formed of silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.