KR930001893B1 - Cmos transistor manufacturing method - Google Patents
Cmos transistor manufacturing method Download PDFInfo
- Publication number
- KR930001893B1 KR930001893B1 KR1019900006529A KR900006529A KR930001893B1 KR 930001893 B1 KR930001893 B1 KR 930001893B1 KR 1019900006529 A KR1019900006529 A KR 1019900006529A KR 900006529 A KR900006529 A KR 900006529A KR 930001893 B1 KR930001893 B1 KR 930001893B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- polysilicon
- oxide film
- forming
- window
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
제1도는 종래의 제조공정을 나타낸 단면도.1 is a cross-sectional view showing a conventional manufacturing process.
제2도는 본 발명의 제조공정을 나타낸 단면도.2 is a cross-sectional view showing a manufacturing process of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기판 2, 5 : 폴리실리콘1:
3 : 산화막 4 : 게이트 산화막3: oxide film 4: gate oxide film
6 : 셀로우 정션 7 : 절연막6: shallow junction 7: insulating film
8 : 딥정션 9 : 금속8: deep junction 9: metal
본 발명은 씨 모스(CMOS) 트랜지스터 제조 방법에 관한 것으로, 특히 게이트 폴리 실리콘을 식각할 때 발생하는 게이트 산화막의 손상을 방지하고 측벽(Sidewall)이 소오스/드레인 콘택트에 동시에 한정(Define)되게 하므로 고집적화를 얻기에 적당하도록 한 것이다.BACKGROUND OF THE
종래에는 씨 모스 트랜지스터를 제조하기 위하여 제1a도에 도시된 바와 같이 기판(1) 위에 게이트 산화막(4)과 게이트 폴리실리콘(5)을 차례로 형성하고 이를 사진식각법에 의해 선택적으로 제거한 후 제1b도와 같이 산화막(도면에 도시되지 않음)을 형성한 후 반응성 이온식각법(RIE)에 의해 산화막을 제거하므로 측벽(10)을 형성하였다.Conventionally, in order to fabricate a CMOS transistor, as shown in FIG. 1A, a
그리고 이온주입하여 활성영역을 이루는 소오스/드레인 영역을 형성하였다.In addition, ion / implantation forms a source / drain region that forms an active region.
다음에 제1c도와 같이 절연막(6)을 증착시키고 콘택을 형성한 후 금속(7)을 도포하여 트랜지스터를 제조하였다.Next, as shown in FIG. 1C, an
그러나, 상기와 같은 종래 방법에 있어서는 게이트 형성을 위하여 게이트 폴리실리콘(5)을 식각할 때 반응성 이온에 의하여 상기 게이트 폴리실리콘(5) 밑의 게이트 산화막(4)이 손상되기 쉬워 이 게이트 산화막(4)의 절연특성이 나빠지게 되었으며, 쇼트채널 효과에 의하여 채널 폭을 감소시키는데 한계가 있었다.However, in the conventional method as described above, when the
따라서, 본 발명은 상기의 결점을 해결하기 위하여 발명된 것으로 이를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.Accordingly, the present invention has been invented to solve the above-described drawbacks and will be described in detail with reference to FIG.
먼저 제2a도와 같이 실리콘 기판(1)에 불순물이 도핑(Doping)된 폴리실리콘(2)과 산화막(3)을 차례로 형성하고, 제2b도와 같이 상기 이중층에 게이트 형성을 위한 게이트 창(Gate Window)을 오픈한다.First,
그리고, 이 게이트 창에 게이트 산화막(4)을 형성하고 제2c도와 같이 폴리실리콘(5)을 증착한 후 식각하여 게이트 창 부분에 폴리실리콘 플러그(Plug)을 형성한다.A
다음에 제2d도와 같이 일차적으로 소오스/드레인 형성을 위한 열처리를 하면 도핑된 폴리실리콘(2)에 있던 이온이 기판(1)까지 확산되어 저농도(n-)의 셀로우 정션(Shallow Junction)(6)을 형성하게 된다.Next, as shown in FIG. 2D, the first heat treatment for source / drain formation diffuses the ions in the
이후 제2e도와 같이 전 표면에 절연막(7)을 증착하고 제2f도와 같이 콘택을 패터닝(Patterning)하여 이온을 주입한 후 열처리하면 제2g도와 같이 이차적으로 고농도(n+)의 딥정션(Deep Junction)이 형성된다.If after depositing the
이어서, 제2h도와 같이 금속(9)을 도포하여 패터닝하므로 소오스/드레인 전극을 형성하여 트랜지스터를 제조한다.Subsequently, since the metal 9 is coated and patterned as shown in FIG. 2h, a source / drain electrode is formed to manufacture a transistor.
이상과 같은 공정에 의해 제조되는 본 발명은 게이트창을 형성하고 폴리실리콘(5)을 플러그 형태로 제조하므로써 종래의 게이트 폴리실리콘(5)을 식각할 때의 게이트 산화막(4)의 손상을 방지할 수 있어 트랜지스터의 신뢰성을 향상시킬 수 있으며, 산화막(3), (4) 부분이 측벽 역할을 함과 동시에 소오스/드레인 콘택에 의해 한정되므로 고집적화를 얻을 수 있는 장점이 있다.The present invention manufactured by the above process prevents damage to the
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900006529A KR930001893B1 (en) | 1990-05-09 | 1990-05-09 | Cmos transistor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900006529A KR930001893B1 (en) | 1990-05-09 | 1990-05-09 | Cmos transistor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020798A KR910020798A (en) | 1991-12-20 |
KR930001893B1 true KR930001893B1 (en) | 1993-03-19 |
Family
ID=19298809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900006529A KR930001893B1 (en) | 1990-05-09 | 1990-05-09 | Cmos transistor manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930001893B1 (en) |
-
1990
- 1990-05-09 KR KR1019900006529A patent/KR930001893B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910020798A (en) | 1991-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6136674A (en) | Mosfet with gate plug using differential oxide growth | |
US4679299A (en) | Formation of self-aligned stacked CMOS structures by lift-off | |
KR930001893B1 (en) | Cmos transistor manufacturing method | |
KR0161885B1 (en) | Semiconductor device and its fabrication method | |
JPH06275635A (en) | Manufacture of semiconductor device | |
KR100298874B1 (en) | Method for forming transistor | |
KR0170436B1 (en) | Method of manufacturing mosfet | |
KR100321758B1 (en) | Method for fabricating semiconductor device | |
KR930009479B1 (en) | Manufacturing method of insulated gate type fet | |
KR0186019B1 (en) | Method of processing trench capacitor cell | |
KR930001565B1 (en) | Manufacturing method of c-mos transistor | |
KR0166888B1 (en) | Thin film transistor & its making method | |
KR100567047B1 (en) | Menufacturing method for mos transistor | |
KR100215871B1 (en) | Method for fabricating semiconductor device | |
KR940000986B1 (en) | Manufacturing method of stack type cmos | |
KR0142875B1 (en) | Fabrication method of mosfet | |
KR100235943B1 (en) | Method of manufacturing tansistor of semiconductor device | |
KR950008259B1 (en) | Making method of ldd for semiconductor devices | |
JPS62261174A (en) | Manufacture of semiconductor device | |
KR940010544B1 (en) | Manufacturing method of transistor | |
JPH0547980B2 (en) | ||
KR100223795B1 (en) | Manufacturing method of semiconductor memory device | |
JPH04346476A (en) | Manufacture of mosfet | |
KR940010923B1 (en) | Mosfet and manufacturing method thereof | |
KR100250686B1 (en) | Manufacturing method of a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030218 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |