KR930010723B1 - 반도체 장치의 일치표지 검출방법 및 장치 - Google Patents

반도체 장치의 일치표지 검출방법 및 장치 Download PDF

Info

Publication number
KR930010723B1
KR930010723B1 KR1019900002926A KR900002926A KR930010723B1 KR 930010723 B1 KR930010723 B1 KR 930010723B1 KR 1019900002926 A KR1019900002926 A KR 1019900002926A KR 900002926 A KR900002926 A KR 900002926A KR 930010723 B1 KR930010723 B1 KR 930010723B1
Authority
KR
South Korea
Prior art keywords
label
coincidence
detecting
coincident
semiconductor device
Prior art date
Application number
KR1019900002926A
Other languages
English (en)
Other versions
KR900015283A (ko
Inventor
야스시 다까하시
히로시 야스다
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR900015283A publication Critical patent/KR900015283A/ko
Application granted granted Critical
Publication of KR930010723B1 publication Critical patent/KR930010723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

반도체 장치의 일치표지 검출방법 및 장치
제1도는 레벨차이가 존재하는 일치표지를 설명하는 단면도.
제2도는 플랫한 표면을 갖는 일치표를 설명하는 단면도.
제3도는 본 발명의 기본적인 구조를 설명하는 개략도.
제4도는 레벨있는 금속층을 갖는 일반적인 반도체 장치를 가르키는 단면도.
제5도는 다수의 일치표지를 갖는 웨이퍼를 나타낸 개략도.
제6a 및 6b도는 제5도에 나타난 일치표를 나차내는 개략도.
제7도는 본 발명을 적용한 전자노출 시스템을 나타내는 블록도.
제8도는 본 발명을 따른 반도체의 일치표지를 검출하는 장치의 제1실시예를 나타내는 블록도.
제9도는 본 발명에 따른 장치의 제 2실시예를 나타내는 블록도.
제10 및 11도는 제8 및 9도에 나타난 검출기의 배치를 나타낸 개략도.
제12 및 13도는 제8 및 9도에 나타난 검출기의 구조를 나타내는 개략도.
본 발명의 일치표지(Alignment Mark)를 검출하는 기술에 관한 것으로 특히, 전자비임 노출 시스템 및 그와 유사한 것에 있어서 반도체의 평평한 표면을 형성하는 평탄화 금속 박막층을 갖는 반도체 장치의 일치표지를 검출하는 방법과 장치에 관한 것이다.
최근에, 전자비임 노출 시스템을 사용한 반도체 장치를 제조하는 기술에 있어서, 초미에(hyper-fine) 패턴이 반도체 장치에 있어서의 LSI회로의 향상과 더불어 요구된다.
그러므로, 패턴이 반도체 웨이퍼상에서 정확하게 형성되어야 하고 수정과정(일치과정)이 중요하게 된다.
즉, 전자비임 노출 시스템에서는, 반도체 웨이퍼상에 전자비임을 비추어서 패턴을 정확하게 형성하게 위해 일치표지를 이용해서 전자비임 노출 시스템의 제어장치의 좌표와 반도체 웨이퍼의 실질적 위치를 일치시켜야 한다.
전자비임 노출 시스템에 있어서 편향장치의 왜곡을 보상하는데 역시 이 일치공정을 사용함으로써 전자비임을 정확하게 반도체 웨이퍼에 비추어서 특정 패턴이 거기에 정확하게 형성되도록 한다.
전자비임에 의해 특정 패턴을 형성하는 전자비임 노출 시스템에 있어 사용된 종래의 일치과정에서 일치표지는 반도체 웨이퍼(기판)에 형성되며, 일치공정은 이 일치표지의 위치 정보를 검출함으로써 수행된다. 즉, 일치표지는 일반적으로 RIE 방법 및 그와 유사한 방법을 사용한 레벨차이(불규칙성)로써 기판상에 형성되며, 그후 절연층과 그와 유사한 것이 그 기판위에 형성된다. 이때 일치표지가 또한 레벨차이로서 절연층상에도 형성된다는 사실에 주목해야 한다. 상기 양쪽 모두의 경우에 일치공정은 다음 단계로 실행된다. 즉, 전자비임을 주사하여 일치표지의 레벨차이를 교차라는 단계, 이 레벨차이로부터 반사된 전자들(제2의 전자)을 검출하여 일치표지의 중앙을 결정하는 단계, 일치표지의 중앙위치 차이를 검출하여 수정계수를 계산하는 단계 및 일치를 행하는, 예를들어 전자비임 노출 시스템내의 편향장치의 보상하는 단계에 의해 실행된다(일본 공개특허공보 No. 54-81782 참조).
그러나, 반도체 장치의 제조공정에 있어서, 반도체 장치의 신뢰도를 증가시키고 다음 층의 형성공정을 쉽게 하기 위해 플랫한 표면으로서의 새로운 층이 형성된다.
즉, 금속층이 레벨차이에 의해 형성된 일치표지를 갖는 절연층상에 플랫한 면으로서 형성될 때, 레벨차이가 있는 일치표지는 이 금속층(즉 평탄화 금속층)아래 묻히고 따라서 레벨차이가 있는 일치표지를 검출하는 검출과정은 수행될 수 없다. 이 경우에 종래기술에 따르면 일치표지의 영역, 즉 레벨차이에 근접한 영역을 검출을 위해 파내어야 한다. 이런 식으로 레벨차이가 있는 일치표지를 파내는 과정이 수행되어야 하는 문제 가 있다.
본 발명의 목적은 층을 평탄화하는 과정을 수행한후 추가의 공정없이 간단한 일치표지 검출공정을 갖는 반도체 장치의 일치표지 검출기술을 제공하는 것이다.
본 발명에 따르면, 레벨차이가 있는 일치표지상에 평평한 표면을 형성하기 위한 평탄화 금속층을 갖는 반도체 장치의 일치표지를 검출하는 방법을 제공하며, 이 방법은 일치표지의 영역으로 하전된 입자를 방사하여 주사하는 단계와, 그 일치표지의 레벨차이에 있어서의 금속이 두께에 따라 일치표지의 영역으로부터 발생된 정보를 검출하여 일치표지의 위치를 검출하는 단계를 포함한다.
본 발명에 따르면, 레벨차이가 있는 일치표지상에 평평한 표면을 형성하기 위한 평탄화 금속층을 갖는 반도체 장치의 일치표지를 검출하는 또다른 방법을 역시 제공하고, 이 방법은 레벨차이가 있는 일치표지내의 평탄화 금속층의 상이한 두께에 의해서 플랫한 표면을 갖는 일치표지를 정의하는 단계, 정의된 플랫한 표면을 갖는 일치표지의 영역으로 전자비임을 방사하여 주사하는 단계, 플랫한 표면을 갖는 일치표지의 금속두께에 따라 그 일치표지의 영역으로부터 발생된 X-레이를 검출하는 단계, 및 검출된 X-레이의 세기에 의해 플랫한 표면을 갖는 일치표지의 위치를 결정하는 단계를 포함한다.
더욱이, 본 발명에 따르면, 레벨차이가 있는 일치표지에 평면을 형성하기 위한 평탄화 금속층을 갖는 반도체 장치의 일치표지 검출장치를 제공하고, 이 장치는 일치표지의 영역으로 하전된 입자를 방사하여 주사하는 수단과 반도체 장치위에 제공되어 일치표지의 레벨차이에 있어서의 금속의 두께에 따라 그 일치표지의 영역에서 발생된 정보를 검출하여 일치표지의 위치를 검출하는 검출수단을 포함한다.
상기 하전된 입자는 전자비임으로 구성되며, 일치표지의 영역으로부터 발생된 정보는 X-레이 세기일 수도 있다.
상기 검출수단은 반도체 장치의 옆에 제공되며 반도체 장치의 표면에 의해 반사된 전자를 차단하는 전자차단 수단과, 이 전자차단 수단에 접촉되어 전자차단 수단을 통해 지나가는 X-레이를 검출하는 PIN-다이오드를 포함한다. 상기 전자차단 수단은 반도체 장치에 의해 반사된 전자가 온될 때는 차단되고, 오프될 때 통과되는 전압공급 수단을 포함하며, 상기 검출수단은 역시 그것의 표면 형상에 따라 반도체 장치에 의해 반사된 전자를 검출하는데 사용된다. 전자차단 수단은 베리리움(berylium)층인 경금속층을 포함한다.
반도체 장치의 일치표지와 검출하는 상기 장치는 전자비임 노출 시스템에 사용될 수 있다. 본 발명에 따르면, 레벨차이가 있는 일치표지와 플랫한 면이 있는 일치표지를 갖는 반도체 장치의 일치표지를 검출하는 장치가 역시 제공되는데, 이 장치는 플랫한 면이 있는 일치표지와 레벨차이가 있는 일치표지의 영역으로 전자 비임을 방사하여 주사하는 수단, 상기 반도체 장치위에 제공되며 플랫한 면이 있는 일치표지내의 금속두께에 따라 플랫한 면이 있는 일치표지의 영역으로부터 발생된X-레이를 검출하는 제1검출수단, 상기 반도체 장치위에 제공되며 레벨차이가 있는 일치표지의 표면형성에 따라 그 일치표지의 영역으로부터 반사된 전자를 검출하는 제2검출수단, 이 제2검출수단, 이 제1 및 제2검출수단에 연결되어 레벨차이가 있는 일치표지와 평면 일치표지의 형태에 따라 제1 및 제2검출수단을 스위칭하는 스위칭 수단을 포함한다. 이 장치는 또한 스위친 수단에 접속되어 검출된 전자세기나 검출된 X-레이 세기에 대해서 레벨차이가 있는 일치표지나 플랫한 표면을 갖는 일치표지의 검출된 위치를 검출하는 제어장치 및 이 제어장치에 접속되어 레벨차이가 있는 일치표지나 플랫한 표면을 갖는 일치표지의 검출된 위치에 따라 여러 제어를 수행하는 CPU를 추가로 포함한다.
한편 제 1검출수단과 제2검출수단은 복수로 제공될 수 있다. 제 1검출수단은 제 2검출수단보다 더 크게 형성될 수 있다.
우선, 제1도와 2도를 참고하여 반도체 장치의 일치표지를 설명하겠다. 제1도는 레벨차이가 있는 일치표지를 설명하는 단면도이다. 제1도에서 보듯이 레벨차이가 있는 일치표지(M1)는 레벨차이를 가르키는 일치표지이고 일반적으로 RIE 방법과 그와 유사한 것을 사용한 레벨차이(불규칙성)로서 반도체 웨이퍼나 기판(1)에 형성된다. 제1도에서, 절연층(2)은 기판(1)상에 형성되고 레벨차이가 있는 일치표지는 절연층(2)에 형성된다. 기판(1)에 속하는 레벨차이가 있는 일치표지의 넓이(W1)는 절연층(2)에 속하는 레벨차이 일치표지의 넓이(W2)와 다르지만 이 일치표지들의 중심점은 같다. 이 두가지 경우에 일치과정은 다음 단계로 수행된다. 즉, 일치표지의 레벨차이를 교차할 전자비임을 주사하는 단계, 레벨차이로부터 반사된 전자를(제2의 전자)을 검출하여 일치표지의 중앙위치를 결정하는 단계, 그 중앙위치 차이를 검출하여 수정계수를 계산하는 단계 및 전자비임 노출 시스템의 일치를 수행하는 단계로 진행된다. 전자비임 노출 시스템의 일치는, 예를들어, 기판(1)이나 절연층(2)상의 실질적인 위치와 전자비임 노출 시스템의 제어장치와의 좌표를 만드는, 즉 전자비임 노출 시스템에서의 편향장치의 왜곡을 보상하는 것이다. 제2도는 플랫한 표면을 갖는 일치표지를 설명하는 단면도이다. 제2도에서 보듯이, 플랫한 표면을 갖는 일치표지(M2)는 다음 층의 형성공정을 쉽게 하고 반도체 장치의 신뢰도를 높이기 위해 레벨차이가 있는 일치표지상에 플랫한 표면으로서 새로운 금속층(3)을 형성시킴으로서 형성된다.
즉, 플랫한 표면을 갖는 일치표지는 금속(3)에 의해 레벨차이가 있는 일치표지의 불규칙성(레벨차이)속에 형성되어 그 표면은 플랫화게 된다. 이 플랫한 표면을 갖는 일치표지는 레벨차이가 금속층(3) 아래에 묻히기 때문에 레벨차이가 있는 일치표지를 검출하는 것과 같은 반사된 전자를 사용하여 검출될 수 없다.
이 경우에 종래기술에 따라, 레벨차이와 근접한 영역 혹은 일치표지의 영역은 검출을 위해 파진다. 이런 식으로, 레벨차이의 일치표지를 파내는 공정이 첨가되어야 하는 문제가 있다. 그러나, 본 발명에 따르면 이 플랫한 표면을 갖는 일치표지를 추가 공정을 부가하지 않고 정확하게 검출될 수 있다. 더욱이 본 발명에 따르면 레벨차이가 존재하는 일치표지도 역시 제1도를 참고하여 위에 서술한 것과 같은 방식으로 검출할 수 있다.
다음, 본 발명의 원리를 설명하겠다. 제3도는 본 발명의 기본적인 구조를 설명하는 도면이다. 제3도에 서 보듯이, 평탄화 금속층(3)을 갖는 반도체에 하전된 압자, 예를들어, 전자비임(EB)을 플랫한 표면을 갖는 일치표지(M2)에 주사하고, 정보, 예를들어 일치표지의 레벨차이(불규칙성) 만큼의 금속층의 두께에 따라 상기 플랫한 표면을 갖는 일치표지의 영역으로부터 발생된 X-레이를 검출하여 일치표지의 위치가 검출 될 수 있도록 한다.
이 검출방식에서 일치표지의 영역에 전자비임(EB)을 주사할 때 금속층 표면에 의해 반사되는 전자가 역시 발생된 X-레이와 함께 하여 발생된다는 사실에 주목해야 한다. 그러므로 검출기(4)는 반사된 전자를 차단하는(또는 흡수하는) 차단수단과 이 전자차단-수단을 통해 지나가는 X-레이를 검출하는 핀-다이오드로 구성되고, 따라서 평면 일치표지은 효과적으로 검출될 수 있는데 제12 및 13도를 참고하여 상세히 설명된다. 상기 기술에서 금속층, 예를들어 알루미늄층에 전자비임(EB)을 방사할 때, 전자비임(EB)은 2 내지3μm의 깊이까지 들어갈 수 있고, 이 깊이는 금속층의 물질과 전자의 가속 전압에 따라 변한다. 금속층으로부터 발생된 X-레이의 세기는 전자가 통과하는 금속층의 두께에 의해 결정된다는 사실에 주목해야 한다. 즉, 금속충의 두께가 2배일 때, 금속원자와 충돌하는 전자수가 두배로 증가함으로 발생된 X-레이(K-알파-레이)의 세기는 2배가 된다. 그러나, 실제 금속층의 두께가 두배일 때 금속원자와 전자의 충돌에 의해 발생된 X-레이의 일부는 금속층에 의해 흡수되기 때문에 발생된 X-레이의 세기는 두배가 되지 못한다.
본 발명에서, 일치표지의 레벨차이안에 금속의 두께(플랫한 표면을 갖는 일치표지의 금속두께), 즉 금속층으로부터 발생된 X-레이(금속층의 두께에 따른 세기를 가짐)는 레벨차이가 금속층 아래 묻일 때 일치표지 검출, 즉 플랫한 표면을 갖는 일치표지 검출에 사용된다. 전자비임(EB)의 방사공정과 일치표지의 검출과정이 검출잡음 없는 고 정밀도를 얻기 위해 여러번 수행된다는 사실에 주목해야 한다. 더욱이 전자비임(EB)의 주사과정과 일치표지의 검출공정은 X-방향 및 Y 방향으로 수행된다. 제4도는 평탄화 금속층을 갖는 일반적인 반도체 장치를 가르키는 단면도이다.
제4도에서, 참조변화(11)는 RIE 방법을 사용하여 형성된 일치표지(레벨차이 일치표지) M1을 갖는 단결정 실리콘 기판을 나타낸다. 다음, 절연층(예를 들어, SiO2층) (12)은 열적 산화에 의해 기판상에 형성되며, 그후 배선층(예를들어, 폴리 실리콘층) (13)이 절연층(12)상에 형성된다. 더욱이, 절연층(예를들어, SiO2층) (14)은 CVD(화학적 증착)법을 사용해서 배선층(13)상에 형성되며 그후, 평탄화 금속층(15)이 분사 방법을 사용한 절연층(14)에 형성된다. 그러므로, 접촉부위의 윗부분과 일치표지는 플랫하게 된다. 참조번호(16)는 레지스트막을 나타낸다는 것에 주목해야 한다.
제4도에서, 일치표지(M1.M2)는 평탄화 금속층(15)을 형성하기 전에 전자비임 노출 시스템에서 반사된전자를 검출하여 검출될 수 있다. 그러나, 이 일치표지는 평탄화 금속층(15)을 형성한후 반사된 전자를 검출함에 의해 검출될 수 없게 때문에 그런 경우에 일치표지(평면일치표지) M2는 발생된 X-선을 검출함으로써 검출된다.
제5도는 다수의 일치표지를 갖는 웨이퍼를 나타내는 도면이다. 제5도에서 보듯이, 다수의 칩(18)이 반도체 웨이퍼(17)상에 형성되고 일치표지(19) (M1,M2)는 모든 칩(18)의 코너에 형성된다. 즉, 각 칩(18)의 네 개의 코너 각각에 네 개의 일치표지(19)가 각각 하나씩 제공된다.
제6a 및 6b도는 제5도에 나타난 일치표지를 가르키는 도면이다. 일치표지(19)의 형상은, 예를들어, 제6a도에 나타나듯이 수십μm의 정방향으로 형성되고 일치표지(19)의 깊이는, 예를 들어, 수십μm이다. 제1도에 나타난 레벨차이가 있는 일치표지(M1)는 물질층이 일치표지(19)에서 형성되지 않을 때 얻어지고 제2도의 플랫한 표면을 갖는 일치표지는 평탄화 금속층(3)이 일치표지(19)에 형성될 때 얻어진다. 아래, 본 발명에 따른 반도체 장치의 일치표지를 검출하는 장치의 실시예를 설명하겠다. 제7도는 본 발명을 적용시킨 전자 노출 시스템을 나타내는 블록도이다. 제7b도에서 도시되는 바와같이 몸통 튜브(20)속에 반도체 웨이퍼(17)가 발판 제어장치(25)를 통한 CPU(8)에 의해 제어되는 발판(26)의 동작에 따라 움직인다. 위치 측정　치(24)에 의해 발판(26)의 현존 위치가 측정되어 참조위치(26a)와 비교되어 그 위치 측정장치(24)의 출력이 패턴수정회로(22)에 공급된다.
전자비임(EB)이 방사되어 일치표지(플랫한 표면을 갖는 일치표지 (M2)상에 주사된다. 플랫한 표면을 갖는 일치표지는 레벨차이를 갖는 일치표지(19)내에서 평탄화 금속층(15)의 상이한 두께에 의해 정의됨에 주목해야 한다. 평면 일치표지의 금속두께에 따른 평면 일치표지의 영역으로부터 발생된 X-선은 검출기(4)에 의해 검출된다. 검출기(4)의 출력은 증폭기(5)를 통해 검출회로(6)로 공급되고 이 검출회로(6)의 출력이 진행되어 패턴 발생기(29)를 통해 패턴 수정회로(22)로 공급된다.
전자비임(EB)의 방사, 즉 전자비임 패턴의 방향은 위치측정장치(24)와 검출회로(6)로부터의 데이터에 따라 패탄수정회로(22)에 의해 편향제어장치(30)와 편향기(23)를 통해 수정되고, 특정 패턴이 패턴발생기(29), 블랭킹 증폭기(31), 편향기(23) 및 그와 유사한 것을 사용하여 전자비임(EB)에 의해 반도체 웨이퍼(17)상에 노출된다. 발사 카운터(27)는 블랭킹 증푹기(31)의 출력을 세는데 사용되고, 제어회로(28)는 기능차단 패턴을 제어하는데 사용되고, 제어회로(21)는 불완전한 인식 패턴을 제어하는데 사용된다. 제8도는 본 발명에 따른 반도체 장치의 일치표지를 검출하는 장치의 제1실시예를 나타내는 블록도이다. 제8도에서 보듯이, 이 실시예는 검출기(4), 증폭기(5), 검출장치(6), 제어장치(7) 및 CPU(8)를 포함한다. 제8도에서 평탄화 금속층(15)이 레벨차이가 있는 일치표지(19)상에 형성되고 전자비임(EB)이 일치표지(19)의 영역, 즉 플랫한 표면을 갖는 일치표지 표면으로 방사되어 주사된다. 반도체 웨이퍼(반도체 장치)(17)위에 제공되는 검출기(4)는 일치표지의 영역으로부터 발생된 정보를 검출하는데 사용된다. 만약 반도체 장치의 일치표지가 제2도에 나타난 것과 같이 플랫한 표면으로 갖는 일치표지라면 검출 정보는 그것의 세기가 일치표지의 레벨차이에 있어서의 금속(15)의 두께에 따라 결정되는 X선이며, 그에 따라 평면 일치표지의 위치가 검출될 수 있다. 제8도에서 전자비임을 주사하고 노출할 때 검출기(40는 평탄화 금속층(15)에 의해 발생되는 X선을 검출하게 된다. 그후 검츨기(4)의 출력은 증폭기(5)에 의해 증폭되고 검출회로(6)에 의해 여과되어 제어 시스템(7)으로 공급된다. 제어 시스템(7)에서 평탄화 금속층(15)의 두께 차이에 따른 X선의 세기에 의해 일치표지는 정확히 검출된다. 더욱이 CPU(8) 제어는 일치표지의 검출과 일치하여 여러 제어를 수행한다. 제어장치(7)는 제7도의 편향 제어장치(30)와 발판 제어장치(25)에 해당한다는 것에 주목해야 한다.
제9도는 본 발명에 따른 장치의 제2실시예를 나타내는 블록도이다. 제9도에서 보듯이, 이 실시예는 X선 검출수단과 반사된 전자 검출수단을 포함한다. 즉, 이 실시예는 X선 검출기(4a), 증폭기(5a), X선 검출장치(6a), 반사된 전자 검출기(4b), 증폭기(5b), 반사된 전자 검출장치(6b), 스위칭수단(SW), 제어장치(7) 및 CPU(8)를 포함한다. 이 실시예에서 전자비임(EB)이 일치표지(19)의 영역, 즉 플랫한 표면을 갖는 일치표지상으로 방사되어 주사되고, 이 플랫한 표면을 갖는 일치표지에 의해서만 발생된 X선은 X선 검출기(4a)에 의해 검출되고, 레벨차이가 있는 일치표지에 의해서 반사된 전자는 반사 전자 검출기(4b)에 의해 검출된다.
반도체 웨이퍼(17) 위에 제공되는 X선 검출기(4a)는 플랫한 표면을 갖는 일치표지의 영역으로부터 발생된 X선만을 검출하는데 사용된다. 반도체 웨이퍼(7)위에 제공되는 반사된 전자 검출기(4b)는 레벨차이가 존재하는 일치 표지의 표면에 의해 반사된 전자를 검출하는데 오직 사용된다. 만약 반도체 장치의 일치표지가 제2도에 나타난 플랫한 표면을 갖는 일치표지라면 검출된 X선 세기는 일치표지의 레벨차이내의 금속(15)의 두께에 따라 결정됨으로서 상기 플랫한 표면을 갖는 일치표지의 위치가 검출될 수 있다.
만약 반도체 장치의 일치표지가 제1도에 나타난 레벨차이가 존재하는 일치표지라면 검출된 전자의 세기는 일치표지의 레벨차이의 표면 현상에 따라 결정됨으로서 그 일치표지의 위치가 검출될 수 있다. X선 검출장치(6a)와 반사된 전자 검출장치(6b)에 연결된 스위칭 수단(SW)은 일치표지에 따라 스위치하는데 사용된다.
즉, 일치표지가 플랫한 표면을 갖는 일치표지로 결정될 때, X선 검출장치(6a)의 출력은 스위칭 수단(SW)을 통해 제어장치(7)로 공급된다.
거꾸로 일치표지나 레벨차이가 존재하는 일치표지로 결정될 때 반사된 전자 검출장치(6b)의 출력은 스위칭 수단(SW)를 통해 제어장치(7)로 공급된다.
스위칭 수단(SW)에 연결된 제어장치(7)는 검출된 전자세기나 검출된 X-선 세기에 의해서 레벨차이가 존재하는 일치표지나 플랫한 표면을 갖는 일치표지의 위치를 검출하는데 사용된다.
제어장치(7)에 연결된 CPU(8)는 플랫한 표면을 갖는 일치표지나 레벨차이가 존재하는 일치표지의 검출된 위치에 따라 여러 제어를 수행하는데 사용된다.
제어장치(7)는 제7도의 편향 제어장치(30) 및 발판 제어장치(25)에 해당한다. 제10도 및 11도는 제9도에 나타난 검출기 배치의 예를 나타낸 도면이다.
제10도에서 보듯이 X선 검출기(4a)와 반사된 전자검출기(4b)는 각각 4개 장치로서 제공된다.
X선 검출기(4a)와 반사된 전자검출기(4b)의 개수는 4개로 제한되지 않고 그 수는 증가될 수 있다.
더욱이, X선 검출기(4a)의 갯수는 X선 검출기(4a)의 감도가 반사된 검출기(4b)의 것보다 더 낮기 때문에 반사된 전자 검출기(4b)의 수보다 더 많을 수 있다.
제11도에 보듯이, X선 검출기(4a)의 감도가 반사된 검출기(4b)의 것보다 더 낮기 때문에 X선 검출기(4a)를 반사된 전자 검출기(4b)보다 더 크게할 수 있다.
제12 및 13도는 제9도에 나타난 검출기의 구조를 나타낸 도면이다.
제12도에서 보듯이, 검출기(4)는 전자 차단 부(60), 핀-다이오드 (61,62,63,64)를 포함한다.
검출기(4)의 반도체 웨이퍼의 옆에서 제공되는 전자 차단부분(60)은 레벨차이가 있는 일치표지나 반도체 웨이퍼의 표면에 의해 반사된 전자를 차단하는데 사용된다. 기판(61), P층(62), I층(63), N층(64)으로 구성되고 전자 차단부분(60)에 접촉된 PIN-다이오드는 전자 차단부분(60)을 통해 지나가는 X선을 감지하는데 사용된다. 전자 차단 부분(60)은 고압(예를들어, -10K볼트)에 적용할 수 있는 두 개의 전극 판낼에 의해 구성되고 고압이 두전극 판낼 사이에 인가될 때, 반사된 전자가 차단된다.
즉, 고압이 전자 차단부(60)에 인가될 때 반도체 웨이퍼의 표면에 의해 반사된 전자가 차단되고, 고압이 전자 차단부(60)에 인가되지 않을 때 반도체 웨이퍼의 표면에 의해 반사된 전자가 관통한다. 이 경우에, 검출기(4)는 반도체 웨이퍼의 표면 형상에 따라 그로부터 반사된 전자를 검출하는데 역시 사용된다.
더욱이 제9도에 나타난 실시예에서, X선 검출기(4a)는 전자 차단기(60)에 고압을 인가하도록 구성되고, 반사된 전자 검출기(4b)는 전자차단부(60)에 고압이 인가되지 않게 구성된다.
제13도에서 보듯이, 검출기(4)는 전자 차단부(65)와 PIN-다이오드 (61,62,63,64)를 포함한다.
검출기(4)의 반도체 웨이퍼의 옆에서 제공되는 전자 차단부(65)는 레벨차이가 있는 일치표지나 반도체 웨이퍼의 표면에 의해 반사된 전자를 차단하는게 사용된다. PIN-다이오드 상기PIN-다이오드(61,62,63,64)처럼 같은 구조를 갖는다. 전자 차단부(65)는 경금속층 예를들어, 베리리움 층으로 구성된다. 이 경우에 베리리움 층(65)의 두께는 약 10μm이다.
이 베리리움 층(65)은 그것의 표면에서 전자를 차단하는 기능을 갖는다. 결과적으로, 제13도의 검출기는 오직 X선 검출기로서 기능한다. 제13도에 나타난 이 검출기는 제9도에 나타난 실시예에서 X선 검출기(4a)로서 사용될 수 있다.
상기 기술된 본 발명에 따라 반도체 장치의 레벨차이에 의해 형성된 일치표지가 평탄화 금속층아래 묻힐 경우라도 레벨차이에 따라 평탄화 금속층의 두께에 의해 형성된 일치표지는 검출될 수 있다. 즉, 레벨차이가 있는 일치표지와 플랫한면을 갖는 일치표지는 추가의 공정을 부과하지 않고도 검출될 수 있고, 따라서 반도체 장치의 제조시간은 이러한 레벨차이가 있는 일치표지와 플랫한 표면의 일치표지를 사용하여 감소될 수 있다.
본 발명의 많은 광범위한 다른 실시예가 본 발명의 범위와 취지에 벗어나지 않고 구성될 수 있고, 본 발명은 청구범위에 정의된 것을 제외하고 이 명세서에 기술된 특정 실시예에 국한되지 않는다는 것을 이해해야 한다.

Claims (19)

  1. 레벨 차이가 존재하는 일치표지상에 플랫한 표면을 형성하기 위해 평탄화 금속층을 갖는 반도체 장치의 그 일치표지를 검출하는 방법에 있어서, 다음과 같은 단계, 즉 상기 일치표지의 영역으로 하전 입자를 방사하여 주사하는 단계; 및 상기 일치표지의 레벨차이내의 금속층 두께에 따라서 상기 일치표지의 영역으로부터 발생된 정보를 검출하여 그 위치를 검출하는 단계 ;를 포함 하는 것을 특징으로 하는 반도체 장치의 일치표지 검출방법.
  2. 제1항에 있어서, 상기 하전 입자가 전자 비임으로 구성되고, 상기 일치표지의 영역으로부터 발생된 정보가 X선의 세기인 것을 특징으로 하는 반도체 장치의 일치표지 검출방법.
  3. 레벨 차이가 존재하는 일치표지상에 플랫한 표면을 형성하기 위해 평탄화 금속층을 갖는 반도체 장치의 그 일치표지를 검출하는 방법에 있어서, 다음의 같은 단계, 즉 상기 레벨차이가 존재하는 일치표지내의 평탄화 금속층의 상이한 두께에 의해서 플랫한 표면을 갖는 일치표지를 정의하는 단계; 상기 정의된 플랫한 표면를 갖는 일치표지의 영역으로 전자비임을 방사하여 주사하는 단계; 상기 플랫한 표면을 갖는 일치표지의 금속층 두께에 따라서 발생된 X선을 검출하는 단계; 및 검출된 X성의 세기에 의해서 상기 플랫한 표면을 갖는 일치표지을 갖는 일치표지의 위치를 결정하는 단계 ;를 포함하는 것을 특징으로 하는 방법.
  4. 레벨의 차이가 있는 일치표지에 플랫한 도면을 형성하기 위한 평탄화 금속층을 갖는 반도체 장치의 그 일치표지 검출장치에 있어서, 다음과 같은 수단, 즉 상기 일치표지의 영역으로 하전 입자를 방사하여 주사하는 수단; 및 상기 반도체 장치위에 제공되며 상기 일치표지의 레벨차이내의 금속층의 두께에 따라서 상기 일치표지의 영역으로부터 발생된 정보를 검출하여 그 위치를 검출하는 검출수단(4);을 포함하는 것을 특징으로 하는 반도체장치의 일치표지장치.
  5. 제4항에 있어서, 상기 하전 입자가 전자비임에 의해 이루어지고, 상기 일치표지의 영역으로부터 발생된 상기 정보가 X선의 세기인 것을 특정으로하는 반도체 장치의 일치표지 검출장치.
  6. 제5항에 있어서, 상기 검출수단(4)은 상기 반도체장치의 옆에 제공되어 그 반도체 장치의 표면에 위해 반사된 전자를 차단하는 전자 차단수단(60,65); 및 상기 전자 차단 수단(60,65)에 접촉되어 그 전자 차단 수단(60,65)을 통과하는 X선을 검출하는 PIN-다이오드(61 내지 64); 를 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  7. 제6항에 있어서, 상기 전자 차단 수단(60,65)은 상기 반도체 장치에 의해 반사된 전자가 온일때는 차단되고, 오프일때는 관통하도록 하는 전압공급 수단을 포함하며, 또한 상기 검출수단(4)은 상기 반도체 장치의 표면 형상에 따라 반사된 전자를 검출하기 위해 사용되는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  8. 제6항에 있어서, 상기 전자 차단 수단이 경금속층(64)를 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  9. 제8항에 있어서, 상기 경금속층(64)이 베리리움(berylium)층인 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  10. 제4항에 있어서, 상기 장치는 전자비임 노즐 시스템에 사용되는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  11. 레벨차이가 존재하는 일치표지 및 플랫한 표면을 갖는 일치표지를 갖는 반도체장치의 일치표지 검출 장치에 있어서, 다음과 같은 수단, 즉 상기 플랫한 표면을 갖는 일치표지와 상기 레벨 차이가 존재하는 일치표지의 영역으로 전자비임을 방사하여 주사하는 수단; 상기 반도체 장치위에 제공되며 플랫한 표면이 존재하는 일치표지내의 금속 두께에 따라 그 일치표지의 영역으로부터 발생된 X-선을 검츨하는 제1검출수단(4a); 상기 반도체 위에 제공되며 레벨차이가 존재하는 일치표지이 표면 형상에 따라 그 일치표지의 영역으로부터 반사된 전자를 검출하는 제2검출수단(4b); 및 제1검출수단(4a)과 상기 제2검출수단(4b)에 연결되어 상기 레벨차이가 존재하는 일치표지와 상기 플랫한 표면을 갖는 일치표지의 유형에 따라 상기 제1검출수단(4a)과 상기 제2검출수단(4b)을 스위칭하는 스위칭 수단(SW); 을 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  12. 제11항에 있어서, 상기 장치는 상기 스위칭수단(SW)에 접속되며 검출된 전자 세기 또는 검출된 X선 세기에 의해서 레벨차이가 존재하는 일치표지나 플랫한 표면을 갖는 일치표지의 위치를 검출하는 제어장치(7); 및 이 제어장치(7)에 접속되며 상기 검출된 위치에 따라 여러 제어를 수행하는 CPU(8); 를 추가로 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  13. 제11항에 있어서, 상기 제1검출수단(4a)과 상기 제2검출수단(4b)이 복수로 제공되는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  14. 제11항에 있어서, 상기 제1검출수단(4a)은 상기 제2검출수단(4b)보다 더 크게 형성되는 것을 특징으로 하는 일치표지 검출장치.
  15. 제11항에 있어서, 상기 제1검출수단(4a)은 상기 반도체 장치의 표면에 의해 반사된 전자를 차단하는 전자차단 수단(60,65); 및 이 전자차단 수단을 관통하는 X선을 검출하는 PIN-다이오드(61 내지 64)를 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  16. 제15항에 있어서, 상기 전자 차단수단은 전압 공급수단을 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  17. 제15항에 있어서, 상기 전자 차단수단은 경금속층(65)을 포함하는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  18. 제17항에 있어서, 상기 경금속층(65)이 베리리움층인 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
  19. 제11항에 있어서, 상기 장치는 전자 비임 노즐 시스템에서 사용되는 것을 특징으로 하는 반도체 장치의 일치표지 검출장치.
KR1019900002926A 1989-03-06 1990-03-06 반도체 장치의 일치표지 검출방법 및 장치 KR930010723B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1052136A JPH02231708A (ja) 1989-03-06 1989-03-06 半導体装置の位置合わせマーク検出方法及び装置
JP1-52136 1989-03-06
JP1-052136 1989-03-06

Publications (2)

Publication Number Publication Date
KR900015283A KR900015283A (ko) 1990-10-26
KR930010723B1 true KR930010723B1 (ko) 1993-11-08

Family

ID=12906453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002926A KR930010723B1 (ko) 1989-03-06 1990-03-06 반도체 장치의 일치표지 검출방법 및 장치

Country Status (5)

Country Link
US (1) US5004925A (ko)
EP (1) EP0386666B1 (ko)
JP (1) JPH02231708A (ko)
KR (1) KR930010723B1 (ko)
DE (1) DE69033123T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927529A (ja) * 1995-07-12 1997-01-28 Sony Corp 位置合わせ検出用半導体装置
JP3666951B2 (ja) * 1995-10-06 2005-06-29 キヤノン株式会社 マーク検出方法、これを用いた位置合わせ方法、露光方法及び装置、ならびにデバイス生産方法
US6576529B1 (en) * 1999-12-07 2003-06-10 Agere Systems Inc. Method of forming an alignment feature in or on a multilayered semiconductor structure
DE60124336T2 (de) * 2000-04-28 2007-06-06 Asml Netherlands B.V. Bestimmung der Position einer Substrat-Ausrichtungsmarke
IL165253A0 (en) * 2002-05-17 2005-12-18 Esperion Therapeutics Inc Methods and compositions for the treatment of ischemic reperfusion
JP4777731B2 (ja) * 2005-03-31 2011-09-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US10495982B2 (en) * 2013-10-28 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time overlay error reduction
US10121660B2 (en) * 2016-08-18 2018-11-06 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2146106B1 (ko) * 1971-07-16 1977-08-05 Thomson Csf
US4008402A (en) * 1974-07-18 1977-02-15 Westinghouse Electric Corporation Method and apparatus for electron beam alignment with a member by detecting X-rays
JPS5481782A (en) * 1977-12-13 1979-06-29 Fujitsu Ltd Position mark detecting method of electron beam exposure unit
NL8100449A (nl) * 1981-01-30 1982-08-16 Philips Nv Elektronenmikroskoop met roentgendetektor.
GB2109538A (en) * 1981-11-02 1983-06-02 Philips Electronic Associated Electron beam alignment
JPS58207637A (ja) * 1982-05-28 1983-12-03 Sanyo Electric Co Ltd 電子ビ−ム露光における位置合せ方法
JPS59220922A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 位置合わせ方法
JPS63269445A (ja) * 1987-04-28 1988-11-07 Canon Inc 電子ビーム発生素子
US4885472A (en) * 1988-03-14 1989-12-05 The Perkin-Elmer Corporation Silicon grid as a reference and calibration standard in a particle beam lithography system
US4871919A (en) * 1988-05-20 1989-10-03 International Business Machines Corporation Electron beam lithography alignment using electric field changes to achieve registration

Also Published As

Publication number Publication date
EP0386666A3 (en) 1991-11-27
KR900015283A (ko) 1990-10-26
DE69033123T2 (de) 1999-09-23
EP0386666A2 (en) 1990-09-12
EP0386666B1 (en) 1999-05-26
DE69033123D1 (de) 1999-07-01
US5004925A (en) 1991-04-02
JPH02231708A (ja) 1990-09-13

Similar Documents

Publication Publication Date Title
US4370554A (en) Alignment system for particle beam lithography
US4528452A (en) Alignment and detection system for electron image projectors
CN1855365B (zh) 使用电子束的面下成像
CA1150861A (en) Apparatus for writing patterns in a layer on a substrate by means of a beam of electrically charged particles
US4896045A (en) Electron beam head and patterning apparatus including detection of secondary or reflected electrons
JP4454706B2 (ja) 電子ビーム露光方法及び装置、ならびにデバイス製造方法
KR930010723B1 (ko) 반도체 장치의 일치표지 검출방법 및 장치
US4558225A (en) Target body position measuring method for charged particle beam fine pattern exposure system
JPH0220921B2 (ko)
US4785187A (en) Alignment device
US4385238A (en) Reregistration system for a charged particle beam exposure system
US5523576A (en) Charged beam drawing apparatus
US6512237B2 (en) Charged beam exposure method and charged beam exposure apparatus
KR0142512B1 (ko) 전자 비임을 사용한 레지스트막 직접 패터닝 방법
KR100187865B1 (ko) X선 마스크 제조용 정합 및 정렬 기술
US5608226A (en) Electron-beam exposure method and system
US6008060A (en) Detecting registration marks with a low energy electron beam
JP3251760B2 (ja) 荷電ビームを用いた変位誤差測定方法、荷電ビーム描画装置及び変位誤差測定用マークを備えた半導体装置
KR0137937B1 (ko) 전자 비임 리도그래피 기계에 의한 서입을 개선시키는 전자 검출기다이오드 바이어싱 스킴
JPS6145858B2 (ko)
JPH07105322B2 (ja) アライメント装置
JP3405671B2 (ja) 電子ビーム描画装置及びマーク位置の検出方法
EP0081283B1 (en) Electron beam exposure method and apparatus
JPH11340131A (ja) 半導体集積回路の製造方法
JPH01293518A (ja) 基板の高さ変化検出装置を有する露光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee