KR930010131B1 - 테이퍼형 반도체 도파관 및 그의 제조방법 - Google Patents

테이퍼형 반도체 도파관 및 그의 제조방법 Download PDF

Info

Publication number
KR930010131B1
KR930010131B1 KR1019900011690A KR900011690A KR930010131B1 KR 930010131 B1 KR930010131 B1 KR 930010131B1 KR 1019900011690 A KR1019900011690 A KR 1019900011690A KR 900011690 A KR900011690 A KR 900011690A KR 930010131 B1 KR930010131 B1 KR 930010131B1
Authority
KR
South Korea
Prior art keywords
waveguide
layer
tapered
semiconductor
stop
Prior art date
Application number
KR1019900011690A
Other languages
English (en)
Other versions
KR910005501A (ko
Inventor
엘·코크 토마스
코렌 우지엘
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
그레고리 씨·래니리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/389,087 external-priority patent/US4932032A/en
Priority claimed from US07/389,074 external-priority patent/US4944838A/en
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 그레고리 씨·래니리 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR910005501A publication Critical patent/KR910005501A/ko
Application granted granted Critical
Publication of KR930010131B1 publication Critical patent/KR930010131B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032—Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G02B6/305—Optical coupling means for use between fibre and thin-film device and having an integrated mode-size expanding section, e.g. tapered waveguide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1014—Tapered waveguide, e.g. spotsize converter

Abstract

내용 없음.

Description

테이퍼형 반도체 도파관 및 그의 제조방법
제 1 도 내지 제 4 도는 본 발명의 원리에 따라 테이퍼형 반도체 도파관을 제조하는 연속공정 단계를 보인 단면도.
제 5 도는 비임 성형 소자를 포함하는 전형적인 테이퍼형 반도체 도파관을 보인 단면도.
제 6 도와 제 7 도는 제 4 도와 제 5 도에서 보인 테이퍼형 반도체 도파관의 광파 신호입력 및 출력을 각각 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
22, 30 : 마스크
본 발명은 반도체 디바이스에 관한 것으로 특히 광 도파관 구조를 포함하는 디바이스에 관한 것이다.
도파관에서 도파관으로의 효율적인 광파 신호의 전달은 광계통 및 광회로의 발달에 중요하다. 광파 통신계통은 최소한 광섬유와 같은 전송매체와 레이저, 결합기, 스위치 및 검출기와 같은 도파관 디바이스 사이의 통신을 요한다. 비교에 의하면 전송 매체내에서 광파 신호의 전자 모우드는 도파관 디바이스내에서 보다 훨씬 크다. 예를 들면, 신호 모우드 광섬유는 폭 6-10㎛의 기본 모우드를 갖는 광파 신호를 전파하고, 이에 비해 단주파수 반도체 레이저와 같은 도파관 디바이스는 기본 모우드 폭이 1㎛정도 이내인 광파 신호를 보조한다.
테이퍼형은 도파되는 광파 신호의 모우드 크기를 제어하도록 개발되었고 따라서 광 도파관 디바이스와 광섬유간의 효율적인 결합을 제공한다. 테이퍼형은 두개의 형식으로 실현되었다 : 이름이 시사하는 바와 같이 광섬유에만 의존한 섬유 테이퍼와 디바이스 구조에만 의존한 테이퍼형 도파관이다. 두개의 형식에서, 테이퍼는 광파 신호의 전파 방향을 따라 증가 또는 감소한다.
테이퍼형 도파관은, 반도체 물질에 기초하든 또는 전자 광학 재료에 기초하든지, 에피택셜 성장기술 또는 광정기화학 에칭, 선택적 화학 에칭과 같은 특수 에칭 기술로 형성되었다. 그밖에, 테이퍼형은 전파 방향과 가로되는, 수평방향 또는 수직방향으로 형성되었다. 예로 미국특허 제 3,993,963호와 미국특허 제 3,978,426호, 377-40쪽, Appl.Phys.Lett를 참조하시오, 테이퍼형 도파관을 만들어내려는 개별적인 시도들이 성공하였지만, 사용된 기술들은 한 디바이스에서 다음 디바이스로 테이퍼형 도파관을 동일하게 복제 생산하는 충분한 제어성이 부족한 것으로 판명되었다.
단열 모우드 제어와 고도의 구조 복제성은 테이퍼형 반도체 도파관 구조로 가능하며, 도파관 구조는 각각의 반도체 도파층이 동수의 각 스톱-에치층 사이에 끼워져 있고, 계단같은 중심부 또는 도파구조를 만들기 위해 연속되는 각 도파층은 도파관의 전자축을 따라서 바로위에 이웃하는 도파층보다 멀리 확장한다. 테이퍼 구조보다 굴절율이 낮은 적당한 반도체 물질로 된 피복 영역을 추가하여 테이퍼 구조를 완전히 감쌀 수도 있다. 테이퍼형 도파 구조의 측면 형상은 선형, 포물선형, 지수형 등등 원하는 형상대로 실현할 수 있다.
또다른 실시예에서는, 보다 높은 굴절율을 갖는 추가 반도체 물질층을 피복 영역에 포함 테이퍼형 도파관을 따라 전파되는 확대된 공간 모우드의 비임 성형을 추가로 할 수도 있다.
추가적 실시예에서는, 예를 들면, 테이퍼형 반도체 도파관을 반도체 레이저의 공동내 소자로 포함하여 단면에서 비임을 확장시킨다.
순차적으로 보다 큰 노출 면적을 규정한 사진 평판 마스크를 도파관 구조위에 제자리에 맞추어 놓고 에칭 단계가 끝나면 제거한다. 도파층의 노출부분(가려지지 않는 부분)을 제거하기 위해 물질 선택 에칭 기술을 사용한다. 순차적으로, 스톱-에치층의 노출된, 도파층 아래에 있는 부분을 물질 선택 에칭을 이용하여 제거한다. 위 공정 단계를 반복하여 테이퍼형 도파관 구조를 규정한다.
본 발명의 더욱 완벽한 이해는 첨부한 도면과 관련되는, 발명을 특정하게 그림으로 구현한 것에 대한 설명을 읽으면 된다.
여러 그림에 나타난 소자 및 구현은 축척으로 그려지지 않았음에 유의한다. 따라서, 도면은 설명의 목적으로 이해하고 제한의 목적으로 이해해서는 안된다.
제 1 도의 반도체 헤테로 구조체는 분자 비임에피탁시, 기상에피탁시, 금속 유기 화학층착과 같은 표준 에피택셜 공정 기술로 제조할 수 있다. 상기한 발명의 원리에 따라, 제 4 도와 제 5 도의 전형적 디바이스를 실현하기 위한 반도체층 성장, 불순물 도핑, 사진 평판술 및 접촉 금속화를 포함한 제조 기술은 이 분야에서 보통의 기술을 소유한 사람에겐 잘 알려져 있다고 믿는다.
이런 기술의 전체적인 개요와 논의에 대해서는 AT＆T Technical Journal, Vol.68, No.1을 참조하시오.
테이퍼형 반도체 도파관 디바이스를 제조하는데, 이하의 설명에서는 인디움갈륨비소인/인디움인의 물질체계를 사용하지만, 갈륨비소/알루미늄갈륨비소, 갈륨비소/알루미늄비소, 인디운갈륨비소/인디움알루미늄비소, 인디움갈륨비소/인디움갈륨알루미늄비소, 및 갈륨비소안티몬/갈륨알루미늄비소안티몬과 같은 III-V족의 다른 반도체 물질체계중에서 물질 결합을 선택할 수도 있는 것으로 이해한다.
본 반도체 체계에서 층은 적당한 갈륨비소 또는 인디움인 기층과 격자 매칭될 수도 있다. 미스매칭도 또한 예견되는데 이 경우 변형층(strained layer)이 기층 물질위에 성장한다. 마지막으로, 디바이스 구조의 확장은 II-VI족의 반도체 혼합물에까지 계획할 수 있다.
현 발명의 실제는 일련의 층을 통해서 계단같은 측면형상의 형성에 관한 것이므로 필요한 연의 층을 갖는 최초의 모재가 필요하다. 필요하다고 생각하는 속성을 갖는 전형적인 일련의 층들은 제 1 도와 같이 복수의 도파층과 복수의 도파층사이에 끼워넣은 동수의 스톱-에치층으로 구성된다. 본 분야에서 보통의 기술을 소유하고 있는 사람에게 흔히 알려진 표준 에피택셜 성장 기술이 제 1 도의 반도체 헤테로 구조체를 형성하는데 사용되었다.
제 1 도에서 하부의 피복층(10)은 도파층/스톱-에치층의 끼워넣기식 구조를 받치고 있다. 층(10)은 인디움인으로 구성되고, 몇몇 응용에서는 도파층/스톱-에치층의 끼워넣기식 구조와 기층사이에 놓이기도 한다. 다른 응용에서는 층(10)이 도파관의 기층 역할을 하기도 한다.
층(10)위로 다음의 층들이 연속적으로 성장된다 : 도파층(11), 스톱-에치층(12), 도파층(13), 스톱-에치층(14), 도파층(15), 스톱 에치층(16), 도파층(17), 스톱-에치층(18), 도파층(19), 스톱-에치층(20), 도파층(21). 도파층은 도파관의 피복을 형성하는 물질-반도체, 공기 또는 다른것이든지의 굴절율 보다 큰 굴절율을 갖는 반도체 물질로 구성된다. 현재의 예에서는 In1-yGay AsxP1-x로 구성된 4기 물질을 도파층에 사용하며, 여기에서 합금 구성비 x와 y를 선정하여 헤테로 구조체의 특정격자상수, 특정파장 또는 에너지 띠차이를 만들어낸다. x와 y를 선정하는 기술에 관한 설명은 R.Moon et al.,J.Electron.Materials, Vol.3,p.635 et seq(1974)를 본다. 테이퍼형 도파관의 형상과 테이퍼형 도파관의 양단과 길이에 따라 요구되는 공간 모우드 제한의 양을 결정할 때 개별 도파층의 두께를 고려한다.
스톱-에치층은 도파층의 처리에 이용되는 어느 에칭제 또는 에칭 기술에 대해서 상당히 감속된 에칭율을 갖는 반도체 물질로 구성한다. 본 예에서 인디움인 스톱-에치층은 인디움갈륨비소인 도파층의 노출부분을 제거하는데 사용하는 물질 선택 에칭제에 대해서 낮은 에칭율을 갖는다. 이런 기술들을 사용함으로써, 각 스톱-에치층이, 도파층에서 도파되는 광신호의 상당히 불안한 특성을 피하기에 충분히 작은 두께(헤테로인터페이스에서 헤테로인터페이스까지 측정한 두께)를 가질 수 있는 테이퍼형 도파관을 제조하는 것이 가능하다. 그러나, 전체적인 효과가 테이퍼형 도파관의 동작을 심각하게 해치지 않는 한 광신호의 특성을 교란하는 스톱-에치층의 사용을 계획한다.
테이퍼의 실현은 제 2 도와 같이 사진 평판 마스크(22)로 층(21)로 표시한 최상부 도파층을 덮음으로써 시작되는 순차적 마스크/에칭으로 이루어진다. Shipley, AZ 등등의 감광성 내식막 마스크가 마스크(22)의 용도에 적당하다. CVD 등등과 같은 증착 기술도 마스크의 증착에 적당하다. 후자의 기술을 사용할때는 질화 규소 또는 산화규소층이 마스킹에 흔히 사용된다. 마스크(22)에는 층(21)의 노출면적을 정하는 구멍(opening)을 낸다.
마스크의 자리를 잡은 후, 물질 선택 에칭제를 도파층(21)과 접촉시켜 마스크에 의해 노출된 부분을 제거한다. 제 2 도의 헤테로 구조체에는 존재하는 4기 반도체 물질을 선택적으로 제거하는데 몇가지 습식화학 에칭제가 적당하다는 것도 밝혀졌다. 몇가지 선택적 에칭제의 예는 다음과 같다 : H2SO4: H2O2: H2O를 3 : 1 : 1 및 10 : 1 : 1의 비율로 섞은 용액 ; A용액은 대략 40㎖.H2O+0.3g.AgNO3+40㎖.HF이고 B용액은 대략 40g, CrO3+40㎖.H2O인 AB에칭제 ; 또는 KOH : K3Fe(CN)6: H2O용액. 에칭 시간은 특정 4기 층의 두께, 온도 및 층의 합금 구성비에 따라 다르다. 에칭은 예를 들어 탈이온수로 에칭제를 세척함으로써 종료되는 것이 보통이다. 마스크(22)는 이 시점에서 또는 스톱-에치층(20)의 노출부분 제거후에 제거한다.
층(21)의 노출부분이 제거된 후, 층(21)의 수직변은 스톱-에치층(20)의 노출 부분을 마스킹하는데 적당하다. HCl 또는 HCl : H3PO4(예를 들면 2 : 1비율)와 같은 에칭제는 인디움인 스톱-에치층을 에칭하는데 쓸 수 있다. 일반적으로 HCl과 같은 에칭제는 특정 결정평면이 노출된 때까지 인디움인과 계속해서 작용한다. 그러므로 층(20)의 에칭을 종료하는데 세척이 필요할 수도 필요하지 않을 수도 있다.
테이퍼 처리를 계속하기 위해, 제 3 도와 같이 층(21)에 사진 평판 마스크(30)를 형성하는 것이 필요하다. 마스크(30)의 한쪽면을 지금은 제거된 마스크(22)로 뚫은 부분의 단부와 충분히 일치시킨다. 마스크(30)의 뚫은 부분(opening)은 층(21)의 좀더 많은 부분을 노출시킨다(제거부분의 왼쪽으로 확장된다). 그 결과 도파층(21)과 (19)의 일부가 다음 에칭을 위해 노출된다.
이상에서 기술한 공정은 테이퍼 처리의 개념 이해를 해나가는데 유용하다. 실제 웨이퍼 생산에서는, 하나의 칩의 내리막 테이퍼가 다른칩의 오르막 테이퍼로 흘러들어 가도록 칩들을 교호로 배열한다. 그다음 오르막 테이퍼와 내리막 테이퍼사이를 절단한다. 또한 테이퍼 과정은 일반적으로 도파관 수직측벽 등등을 정하는 측면 처리를 하기전에 실시한다.
아래에 놓여있는 스톱-에치층(20)과 (18)을 노출시키기 위해 물질 선택 에칭제를 도파층의 노출부분에 가한다. 이 에칭 단계는 스톱-에치층에 의해 종료된다는 뜻이다. 필요하면, 에칭제를 제거하기 위해 세척을 함으로써 완전히 종료된다. 그다음 스톱-에치층(20)과 (18)의 노출부분에 다른 물질 선택 에칭제를 가하여 그 부분을 제거한다. 순차적 마스크 에칭 과정을 거치면 제 4 도의 계단과 같은 테이퍼형 측면 형상이 나온다.
제 4 도와 같이 추가 피복층(40)이 노출된 테이퍼형 도파관 위에 적층 성장된다. 층(40)은 테이퍼 구조의 굴절율보다 작은 굴절율을 갖는 물질 가운데서 선정한다. 단면은 상하 도파층 피복을 보여주지만 수평 측면 또는 교차 측면의 피복 영역이 헤테로 구조체 주위에 형성되는 것으로 생각한다.
경계선 x-x'와 y-y'는 테이퍼 각 단의 가장 바깥쪽 도파층에서의 기준점을 나타낸다. 동일한 기준점을 광신호가 일반적으로 전파되는 전파축과 수직인 방향으로 그린다.
이러한 기준점을 테이퍼를 따라서 여러 위치에서 공간 모우드를 비교하는데 유용하다. 제 6 도에서 공간 모우드(60)를 갖는 광신호가 테이퍼형 도파관의 입력이고 도파층(11)에서 (21)까지의 기준점 x-x' 사이에 상당 부분이 국한되어 있다. 신호의 중심 모우드는 이동되어 테이퍼 작용을 잘 알아볼 수 있다. 테이퍼 출력단에 도달하면, 광신호는 공간 모우드(61)로 묘사된, 테이퍼 입력단의 비임보다 훨씬 크고 기준점이 y-y' (예를들면 층(11))인 도파층에 의해 여전히 도파되는 모우드를 갖는다. 따라서, 예를들면, 테이퍼를 통과하는 광신호의 공간 모우드는 레이저 출력과 같은 엄격하게 제어되는 모우드로부터 광섬유 결합에 우수한 훨씬 큰 모우드로 단열전이 한다.
모우드 크기를 확대함으로써, 테이퍼형 도파관의 광신호 출력의 비임 발산을 제어하거나 감소시키는 것이 가능하다. 이것이 가능한 것은 테이퍼형 도파관의 많은 기본 공간 모우드 출력이 상당히 평활한 동위상면을 보여주기 때문이다. 비임 발산 제어는 상술한 것과 유사한 도파관 디바이스에서 취한 원거리 측정치로부터 관찰되었는데 여기서 도파관 디바이스는 전파축을 따라 측정한 10㎛를 초과하는 길이에서 3000Å(x-x') 정도에서 500Å(y-y')정도로 감소되었다. 원거리 복사 형태의 풀하프 파우어 앵글(Full Half power Angle)은 수직 및 수평 교차축에서 10°와 12°사이로 관측되었다.
전형적인 구현과 응용에 있어서는 테이퍼형 도파관은 테이퍼형 도파관 전에 공진기 공동의 일부를 따라 다중 양자우물 활성층 구조를 갖는 레이저 공동 내부에 사용된다. 다중 양자우물층 구조는 광루미네슨스 파장 λP
Figure kpo00001
1.5㎛을 갖는 활성 우물 스택을 포함한다. 다중 양자우물 활성 스택은 우물과 방벽 물질로 인디움 갈륨비소와 인디움갈륨비소인(1.3㎛)을 각각 이용하여 전체 두께가 800Å정도인 네개의 양자우물로 구성된다. 활성층 구조(그림에는 나타나 있지 않음)는 제 1 도의 테이퍼 헤테로 구조체의 맨위에 위치하고 200Å정도의 두께를 갖는 인디움인의 스톱-에치층(또한 그림에 나타나 있지 않음)에 의해 층(21)과 분리되어 있다. 활성층 구조와 바로 그 아래의 스톱-에치층을 제거하면 레이저 공동의 미리 정한 부분을 따라 수동 투명 도파관 헤테로 구조체를 남기는데, 이 헤테로 구조체는 여기에서 기술하는 원리에 따라 테이퍼형 도파관으로 변형된다. 스톱-에치층(20)과 나머지 스톱-에치층은 두께가 200Å 정도이다. 도파층(21)부터 (11)까지는 인디움갈륨비소인(1.3㎛)로 구성된다. 두께가 1025Å 정도인 도파층(21)은 활성층 스택의 에칭단과 그 아래의 스톱-에칭층(둘다 그림에서 보이지 않음)을 20㎛ 정도 넘어 확장된다. 두께가 700Å 정도인 도파층(19)은 층(21)과 (20)의 에칭단을 20㎛ 정도 넘어 확장된다. 두께가 425Å 정도인 도파층(17)은 층(19)과 층(18)의 에칭단을 25㎛ 정도 넘어 확장된다.
두께가 300Å 정도인 도파층(15)은 층(17)과 (16)의 에칭단을 30㎛ 정도 넘어 확장된다. 두께가 250Å 정도인 도파층(13)은 층(15)과 (14)의 에칭단을 40㎛ 정도 넘어 확장된다. 두께가 500Å 정도인 도파층(11)은 테이퍼형 도파관 디바이스 출력 도파층으로 층(13)과 (12)의 에칭단을 넘어 확장된다. 상술한 테이퍼형 도파관은 다소 비선형의 테이퍼 측면 형상을 가지고 있지만 선형, 2차식형, 대수형 또는 어떤 요구되는 측면 형상도 고려할 수 있으며, 테이퍼 구조내에 포함된 여러 도파층의 길이, 두께, 길이와 두께를 알맞게 변화시킴으로써 달성할 수 있다. 앞층의 에칭단을 넘는 도파층의 확장은 도파관 모우드 측면 형상의 적절한 단열 변화를 보장하기 위해 몇개의 광파장 보다 길게 선정하는 것이 좋다는 것은 본 기술에 숙련된 사람들에게는 명확할 것이다. 전형적으로, 확장 길이는 몇마이크론 정도이다.
추가 비임 제어 또는 비임 성형은 테이퍼 구조 주위의 피복 영역에 하나 이상의 도파층을 포함함으로써 가능하다. 이런 추가 도파층은 테이퍼 구조의 근처까지 광력을 내포하는 경향이 있고 더욱 바람직한 비임측면 형상으로 나아갈 수도 있다. 추가 도파층의 비대칭 및 대칭 변위는 비임 제어 및 성형을 위해 고려한다.
테이퍼형 도파관과 결합된, 비임 제어 및 성형 소자의 전형적 구현은 제 5 도에 나타나 있다. 도파층과 스톱-에치층을 교대로 끼워넣은 테이퍼형 도파관 구조(50)는 피복층(51), (53), (54) 및 (56)을 포함하는 저굴절율의 피복 영역으로 둘러쌓여 있다. 도파관의 광신호 출력의 공간 모우드 형상을 제어하기 위한 고굴절율의 도파층(52)와 (55)가 피복 영역내에 배치되어 있다.
제 7 도는 제 5 도의 구조에 따른 비임 제어 및 성형의 효과를 보여준다. 신호의 중심 모우드는 이동되어 테이퍼의 작용을 잘 알아볼 수 있다. 신호는 축척에 따라 그려지지 않았지만 해석하는데 충분하다는 것을 유의한다. 본 예에서, 추가 광신호력이 피복 영역에 있는 도파층(52)와 (55)를 통한 비임 성형의 구비로 테이퍼 출력까지 도파되었다. 테이퍼 출력신호(61)와 비교하여, 테이퍼 출력신호(71)는 기준점 z-z'에 더 많은 출력을 가지며 나타난 바와 같이 z'(위치(73))와 z(위치(72))에서 모우드의 추가 성형이 있다.
테이퍼형 도파관 구조를 이용함으로써 여러가지 이점이 얻어진다. 공정이 표준화되고 본질적으로 길이 방향이다. 더욱이, III-V 레이저와 광자 집적회로를 제작하는데 사용하는 현재의 기술과도 호환성이 있다. 그 결과 도파관은 광자 디바이스와 일체형으로 가능하고 고도의 복제 능력을 보여준다. 중요한 정렬 문제는(alignment) 큰 테이퍼 광출력에 의해 상당히 감소되었고, 그래서 테이퍼형 도파관 디바이스는 좀더 큰 포장 허용치를 줄 수 있다. 테이퍼 설계는 도파층에서 인접한 도파층으로의 각 단계 인터페이스에서의 동일한 손실을 달성하도록 보통은 확립되어 있다.

Claims (20)

  1. 도파관 디바이스를 형성하는 다층 반도체 헤테로 구조체-이 구조체는 서로 교대로 끼워넣은 도파층과 스톱-에치층을 포함하고 있다-를 에칭하는 방법에 있어서, 상기 방법이 : 선정되어 노출된 도파층 일부의 표면에 제 1 의 물질 선택 화학 에칭제를 충분한 시간 접촉시켜 대응하는 선정된 스톱-에치층 일부를 노출시키는 첫번째 단계와, 선정되어 노출된 스톱-에치층 일부의 표면에 제 2 의 물질 선택 화학 에칭제를 충분한 시간 접촉시켜 대응하는 선정된 도파층 일부를 노출시키는 두번째 단계와 첫번째 단계에 뒤따른 두번째 단계를 순차적으로 반복하는 단계를 구비하여 주어진 반복과정에서의 선정되어 노출된 층부분이 앞의 반복과정에서 선정되어 노출된 층부분 보다 길며 적어도 이 부분을 포함하는 식으로 되어, 계단 모양의 테이퍼형 도파관 측면 형상이 형성되어지는 다층 반도체 헤테로 구조체 에칭방법.
  2. 제 1 항에 있어서, 다층 반도체 헤테로 구조체가 III과 V족 그리고 II와 VI족에서 선정한 성분으로 구성되는 반도체 물질로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  3. 제 2 항에 있어서, 도파층은 인디움갈륨비소인으로 구성되고 스톱-에치층은 인디움인으로 구성되며, 여기서 첫번째 물질 선택 에칭제는 H2SO4: H2O2: H2O로 구성되고 두번째 물질 선택 에칭제는 HCl로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  4. 제 3 항에 있어서, 두번째 물질 선택 에칭제가 HCl : H3PO4로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  5. 제 1 항에 있어서, 각 도파층이 상기 다층 반도체 헤테로 구조체의 선정된 축을 따라 충분히 멀리 확장되어 상기 도파층이 선형, 포물선형 및 지수형 측면형상으로 구성된 군에서 선정한 계단 모양의 측면 형상을 나타내는 다층 반도체 헤테로 구조체 에칭방법.
  6. 제 2 항에 있어서, 도파층은 인디움갈륨비소인으로 구성되고 스톱-에치층은 인디움인으로 구성되며, 여기서 첫번째 물질 선택 에칭제는 AB 에칭 용액으로 구성되고 두번째 물질 선택 에칭제는 HCl로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  7. 제 6 항에 있어서, 두번째 물질 선택 에칭제가 HCl : H3PO4로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  8. 제 2 항에 있어서, 도파층은 인디움갈륨비소인으로 구성되고 스톱-에치층은 인디움인으로 구성되며, 여기서 첫번째 물질 에칭제는 KOH : K3Fe(CN)6: H2O로 구성되고 두번째 물질 선택 에칭제는 HCl로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  9. 제 8 항에 있어서, 두번째 물질 선택 에칭제가 HCl : H3PO4로 구성되는 다층 반도체 헤테로 구조체 에칭방법.
  10. 전파축과 상기 전파축에 수직으로 규정한 기준 평면을 갖는 테이퍼형 도파관에 있어서, 테이퍼형 도파관은 제 1 의 반도체 물질을 포함하고 있는 복수의 도파층과 제 2 의 반도체 물질을 포함하고 있는 복수의 스톱-에치층으로 구성되며, 상기 스톱-에치층을 상기 도파층과 교대로 배치되며, 각 도파층은 상기 전파축을 따라 상기 바로위에 인접한 도파층보다 상기 기준평면에서 더 확장되도록 배치되어 있는 테이퍼형 도파관.
  11. 제 10 항에 있어서, 상기 복수의 도파층과 스톱-에치층의 외부표면을 실질적으로 에워싼 피복 영역을 더 포함하며, 상기 피복 영역은 제 3 의 반도체 물질로 구성되며, 상기 제 1 의 반도체 물질이 상기 제 3 의 반도체 물질의 굴절율 보다 큰 굴절율을 갖는 테이퍼형 도파관.
  12. 제 11 항에 있어서, 상기 제 1, 제 2, 제 3 의 반도체 물질을 III-V족 성분과 II-VI족 성분으로 구성된 군에서 선정하는 테이퍼형 도파관.
  13. 제 11 항에 있어서, 상기 제 1 의 반도체 물질은 인디움갈륨비소인을 포함하고, 상기 제 2 및 제 3 의 반도체 물질은 인디움인을 포함하는 테이퍼형 도파관.
  14. 제 10 항에 있어서, 상기 복수의 각 도파층은 상기 복수의 도파층이 선형, 포물선형 및 지수형의 측면형상으로 구성된 군에서 선정한 계단 모양의 측면 형상을 나타내기 위해 전파축을 따라 충분히 멀리 확장되는 테이퍼형 도파관.
  15. 전파축과 상기 전파축에 수직으로 규정한 기준 평면을 갖는 테이퍼형 도파관에 있어서, 테이퍼형 도파관은 제 1 의 반도체 물질을 포함하는 복수의 도파층과 제 2 의 반도체 물질을 포함하는 복수의 스톱-에치층으로 구성되며, 상기 스톱-에치층은 상기 도파층과 교대로 배치되며, 각 도파층은 상기 전파축을 따라 상기 바로위에 인접한 도파층보다 상기 기준 평면에서 더 확장 배치되어 있으며, 피복 영역이 상기 복수의 도파층과 스톱-에칭층의 외부 표면을 실질적으로 감싸고 있으며, 상기 피복 영역은 제 3 의 반도체 물질로 구성되며, 상기 제 1 의 반도체 물질은 상기 제 3 의 반도체 물질의 굴절율 보다 큰 굴절율을 갖고 있으며, 상기 피복 영역은 더욱이 상기 테이퍼형 도파관을 따라 전파되는 광파 신호의 미리 정한 특성을 제어하는 수단을 포함하는 테이퍼형 도파관.
  16. 제 15 항에 있어서, 상기 제어수단은 적어도 상기 제 3 의 반도체 물질의 상기 굴절율 보다 큰 굴절율을 갖는 제 4 의 반도체 물질을 포함하는 제 1 의 비임 제어층으로 구성되며, 상기 제 1 의 비임 제어층은 상기 복수의 도파층과 평행하게 배치된 테이퍼형 도파관.
  17. 제 16 항에 있어서, 상기 제 1 부터 제 4 까지의 반도체 물질이 III-V족 성분과 II-VI족 성분으로 구성된 군에서 선정되는 테이퍼형 도파관.
  18. 제 16 항에 있어서, 상기 제어수단은 상기 제 3 의 반도체 물질의 상기 굴절율 보다 큰 굴절율을 갖는 제 5 의 반도체 물질을 포함하는 제 2 의 비임 제어층으로 추가 구성되며, 상기 제 2 의 비임 제어층은 상기 복수의 도파층과 평행이고 상기 제 1 의 비임 제어층으로부터 상기 복수의 도파층의 반대편에 배치된 테이퍼형 도파관.
  19. 제 18 항에 있어서, 상기 제 1 부터 제 5 의 반도체 물질을 III-V족 성분과 II-VI족 성분으로 구성되는 군에서 선정하는 테이퍼형 도파관.
  20. 제 17 항 또는 제 19 항에 있어서, 상기 복수의 각 도파층은 상기 복수의 도파층이 선형, 포물선형 및 지수형의 측면 형상으로 구성된 군에서 선정한 계단 모양의 측면 형상을 나타내기 위해 전파축을 따라 충분히 멀리 확장되는 테이퍼형 도파관.
KR1019900011690A 1989-08-03 1990-07-31 테이퍼형 반도체 도파관 및 그의 제조방법 KR930010131B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/389,087 US4932032A (en) 1989-08-03 1989-08-03 Tapered semiconductor waveguides
US389087 1989-08-03
US389074 1989-08-03
US07/389,074 US4944838A (en) 1989-08-03 1989-08-03 Method of making tapered semiconductor waveguides

Publications (2)

Publication Number Publication Date
KR910005501A KR910005501A (ko) 1991-03-30
KR930010131B1 true KR930010131B1 (ko) 1993-10-14

Family

ID=27012543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011690A KR930010131B1 (ko) 1989-08-03 1990-07-31 테이퍼형 반도체 도파관 및 그의 제조방법

Country Status (7)

Country Link
EP (1) EP0411816B1 (ko)
JP (1) JP2634687B2 (ko)
KR (1) KR930010131B1 (ko)
CA (1) CA2020246C (ko)
DE (1) DE69012704T2 (ko)
DK (1) DK0411816T3 (ko)
HK (1) HK193995A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538232A1 (de) * 1995-10-13 1997-04-17 Siemens Ag Optoelektronisches Bauelement mit kodirektionaler Modenkopplung
DE19606537A1 (de) * 1996-02-22 1997-08-28 Bosch Gmbh Robert Verfahren zur Herstellung einer Masterstruktur
WO2006023862A1 (en) * 2004-08-23 2006-03-02 Molex Incorporated System and tapered waveguide for improving light coupling efficiency between optical fibers and integrated planar waveguides and method of manufacturing same
JP2011164376A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp スポットサイズ変換導波路
CN107851952B (zh) * 2015-06-05 2020-09-11 I·B·彼得雷斯库-普拉霍瓦 发射半导体激光器型装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978426A (en) * 1975-03-11 1976-08-31 Bell Telephone Laboratories, Incorporated Heterostructure devices including tapered optical couplers
US4546480A (en) * 1983-08-19 1985-10-08 Xerox Corporation Injection lasers with quantum size effect transparent waveguiding

Also Published As

Publication number Publication date
EP0411816A2 (en) 1991-02-06
CA2020246C (en) 1994-02-01
EP0411816B1 (en) 1994-09-21
CA2020246A1 (en) 1991-02-04
EP0411816A3 (en) 1991-11-06
DE69012704D1 (de) 1994-10-27
JPH0369904A (ja) 1991-03-26
KR910005501A (ko) 1991-03-30
DE69012704T2 (de) 1995-01-12
HK193995A (en) 1996-01-05
JP2634687B2 (ja) 1997-07-30
DK0411816T3 (da) 1994-10-17

Similar Documents

Publication Publication Date Title
US4932032A (en) Tapered semiconductor waveguides
US5659640A (en) Integrated waveguide having an internal optical grating
US5910012A (en) Waveguide type semiconductor photodetecting device method for fabricating
JP2765545B2 (ja) 光波長弁別回路およびその製造方法
US4944838A (en) Method of making tapered semiconductor waveguides
JP3325825B2 (ja) ３次元周期構造体及びその作製方法並びに膜の製造方法
KR100329681B1 (ko) 반도체광집적회로및그제조방법
US4114257A (en) Method of fabrication of a monolithic integrated optical circuit
EP0645650B1 (en) Integrated optical polarization converter with enhanced periodic coupling
JPH0460618A (ja) 希土類元素添加光導波路及びその製造方法
JPS6283705A (ja) 光学装置
US5862168A (en) Monolithic integrated optical semiconductor component
JPH07253515A (ja) 光学導波路の変換器とその製造方法
KR930010131B1 (ko) 테이퍼형 반도체 도파관 및 그의 제조방법
US4116530A (en) Optical waveguides grown by selective liquid phase epitaxy
JP3104798B2 (ja) 集積型光カップラ及びその製造方法
JP2965011B2 (ja) 半導体光素子及びその製造方法
JP2917950B2 (ja) 波長可変半導体レーザ及びその製造方法
JP3440306B2 (ja) ３次元半導体光結晶素子の製造方法
JP2605650B2 (ja) 光アイソレータ
JP3112114B2 (ja) 半導体光導波路の製造方法
WO1993010478A1 (en) Semiconductor optical part and process for manufacturing the same
JPH0473606A (ja) 半導体偏光ビームスプリッタ
JP2548768B2 (ja) 導波路型光分波器
JPS5853519B2 (ja) 二重導波路型半導体レ−ザ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011006

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee