KR930006962B1

KR930006962B1 - 반도체 시험방법

Info

Publication number: KR930006962B1
Application number: KR1019900011826A
Authority: KR
Inventors: 아이이치로 사쿠모토; 아키라 마수코
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1989-08-03
Filing date: 1990-08-01
Publication date: 1993-07-24
Anticipated expiration: 2010-08-01
Also published as: JP2633692B2; KR910005062A; JPH0365674A

Abstract

내용 없음.

Description

반도체 시험방법

제1도는 본 발명의 일실시예에 관한 반도체 시험방법을 실시하기 위한 기본 구성을 나타낸 도면.

제2도는 본 발명의 반도체 시험방법에 관한 각 신호의 상태를 나타낸 타이밍 챠트.

제3도는 종래의 반도체 시험방법을 실시하기 위한 기본 구성을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

101, 102 : 반도체 시험장치(테스터)

[산업상의 이용분야]

본 발명은 반도체장치의 시험방법에 관한 것으로, 특히 다출력단자를 가지는 반도체장치의 시험에 사용되는 시험방법에 관한 것이다.

[종래의 기술 및 그 문제점]

일반적으로, LSI의 선별 등의 테스트는 반도체 시험장치(테스터)를 이용해서 행하고 있다. 종래의 기술에서는 LSI를 테스트하는 경우, 그 LSI의 단자수에 상당하는 단자를 테스터측에 갖추어 놓던가, 또는 테스터측의 단자수가 LSI의 단자수에 미달인 때에는 릴레이 등을 이용함으로써 피측정 단자를 분할하여 측정하지 않으면 안된다.

제3도는 종래의 시험방법의 일례로서, 릴레이를 이용해서 피측정 단자를 분할하여 측정을 행하는 경우의 기본 구성을 나타낸 것이다. 여기서,

_n(n=1, 2, …)은 출력단에 출력해야 할 데이터의 반전신호, SW_n(n=1, 2, …)는 LSI와 테스터간에 삽입된 릴레이, O_n(n=1, 2, …)은 LSI의 출력단자, E_n(n=1, 2, …)은 테스터에 인가되는 신호이다.

즉, LSI의 출력단자(O_n)는 릴레이(SW_n)를 매개함으로써 그 2개씩이 공통 접속되어 있고, 그 접속점은 테스터(101)의 측정단자에 접속되어 있다. 이 때문에 테스터의 측정 단자수 보다 많은 출력단자를 가지는 LSI의 시험을 행할 수 있다. 또, 릴레이를 바꿈으로써 모든 출력단자에 대해서 시험을 행할 수 있다. 이때에, 테스터(101)에 인가되는 신호[E_m(m=1, 2, …)]는 릴레이(SW_(2m-1))가 온상태, 또, 릴레이(SW_2m)가 오프상태인 때에는 I_(2m-1)로 된다. 또한, 릴레이(SW_(2m-1))가 오프상태, 또, 릴레이(SW_2m)가 온상태인 때에는 I_2m으로 된다.

그렇지만, 반도체 기술의 진보에 따라서, LSI는 고집적화 되고 있고, 동시에 그 단자수도 다단자화가 현저히 이루어지고 있다. 한편, 이와 같은 LSI이 시험을 행하는 테스터의 개발은 LSI의 급격한 다단자화에 대응할 수 없으므로 대대적인 장치가 필요하게 되어 가격이 비싸지고 있다. 또, 상술한 바와 같은 릴레이 등을 이용해서 피측정단자를 분할하여 테스트를 행하는 방법에 있어서도, LSI의 다단자화에 따라서 테스터의 측정단자수와 릴레이의 능력, 시험 특성, 신뢰성, 배선의 복잡화 등의 관계에 있어서 여러가지의 문제가 발생하고 있다.

이와 같이, 종래는 LSI의 다단자화에 따라서 그 테스트가 곤란하게 되어, LSI를 개발하는데 문제로 되고 있었다.

[발명의 목적]

여기서, 본 발명은 측정단자가 적은 테스터에 있어서도, 다단자(특히 다출력단자)를 가지는 LSI의 테스트를 가능하게 하는 것을 목적으로 한다.

[발명의 구성]

상기 목적을 달성하기 위해서, 본 발명의 반도체 시험방법은 우선, 출력단자를 이네이블/디스에이블 상태로 하는 기능과 그 출력단자의 이네이블/디스에이블 상태를 제어하는 기능을 가진 반도체장치를 준비하고, 그 반도체장치의 복수의 출력단자를 공통 접속한다. 또, 그 접속점을 반도체 시험장치의 측정단자에 접속한다. 이후에, 상기 공통 접속된 복수의 출력단자중 피측정단자를 이네이블 상태로 하고, 그 이외의 단자를 디스에이블 상태로 하여 시험을 행하도록 되어 있다.

[작용]

이와 같은 시험방법에 의하면, 복수의 출력단자를 공통 접속하고, 그 공통 접속된 출력단자중 피측정단자만을 이네이블 상태로 하는 것에 의해 그 시험을 행할 수 있다. 또, 이네이블 상태로 하는 출력단자를 순차적으로 바꾸는 것에 의해 모든 단자의 시험을 행할 수 있다. 이 때문에 측정단자수가 적은 테스터에 있어서도, 다출력단자를 가지는 LSI를 테스트할 수 있게 된다.

[실시예]

이하, 도면을 참조하면서 본 발명의 일실시예에 대해서 상세히 설명한다.

제1도는 본 발명의 일실시예에 관한 반도체 시험방법을 실시하기 위한 기본 구성을 나타낸 것이다. 여기서, I_n(n=1, 2, …)은 출력단자로 출력하기 위한 입력데이터, T₁~T₄는 출력단자의 이네이블/디스에이블을 제어하는 제어신호, O_n(n=1, 2, …)은 LSI의 출력단자, E_n(n=1, 2, …)은 테스터에 인가되는 신호이다.

출력단자(O₁~O₄)는 공통 접속되어 제1의 블럭을 구성하고 있다. 또, 그 접속점은 반도체 시험장치(테스터; 102)의 측정단자에 접속되어 있다. 더욱이, 각 출력단자(O₁~O₄)는 예를들면 클럭 제어된 인버터(clocked inverter)에 의한 제어신호(T₁~T₄)에 의해, 각각 이네이블/디스에이블 상태가 제어되고 있다.

또 출력단자(O₅~O₈)는 공통 접속되어 제2의 블럭을 구성하고 있다. 그리고, 그 접속점은 반도체 시험장치(102)의 측정단자에 접속되어 있다. 더욱이, 각 출력단자(O₅~O₈)는 예를들면 클럭 제어된 인버터에 의한 제어신호(T₁~T₄)에 의해 각각 이네이블/디스에이블 상태가 제어되고 있다.

더욱이, 세번째 이후의 블럭에 있어서도, 마찬가지로, 각각 4개의 출력단자가 공통 접속되어 블럭을 구성하고, 그 접속점은 반도체 시험장치(102)의 측정단자에 접속되고 있다.

또, 각 출력단자는 예를들면, 클럭 제어된 인버터에 의한 제어신호(T₁~T₄)에 의해 각각 이네이블/디스에이블 상태가 제어되고 있다.

한편, 1블럭내에 있어서, 제어신호가 2개 이상의 출력단자를 동시에 선택할 수는 없다. 또, 제어신호(T₁~T₄)는 LSI의 외부로부터 주어져도 좋고, 또는 LSI의 내부에서 생성해도 좋다.

이와 같이, 본 실시예에서는 4개의 출력단자를 공통 접속하여 이것을 1블럭으로 한 것으로, 각 출력단자는 제어신호(T₁~T₄)에 의해 각각 독립적으로 이네이블/디스에이블 상태가 제어된다. 즉, 이네이블 상태로 하는 출력단자를 순차적으로 새로 바꾸는 것에 의해, 모든 단자의 시험을 행할 수 있다.

이 때문에 측정단자가 적은 테스터에 있어서도 다출력단자를 가지는 LSI의 테스트를 가능하게 할 수 있다.

제2도는 본 발명의 반도체 시험방법에 관한 각 신호의 타이밍을 나타낸 도면이다. 이하, 제2도 및 상기 제1도를 참조하면서 본 발명의 반도체 시험방법에 대해서 설명한다.

우선, 제어신호(T₁)를 "H"레벨(이네이블상태)로 하고, 그 이외의 제어신호(T₂~T₄)를 "L"레벨(디스에이블상태)로 한다. 이때에, 제1의 블럭에서는 입력데이터(I₁)가 신호 E₁으로서 반도체 시험장치(테스터; 102)에 인가된다. 이것에 의해, 출력단자(O₁)의 기능 및 전기적 특성이 시험되고, 다른 출력단자는 하이임피던스(Hi-Z) 상태로 된다. 또, 제2의 블럭에서는 입력데이터(I₅)가 신호 E₂로서 반도체 시험장치(102)에 인가된다. 이것에 의해, 출력단자(O₅)의 기능 및 전기적 특성이 시험되고, 다른 출력단자는 하이 임피던스(Hi-Z) 상태로 된다. 더욱이, 세번째 이후의 블럭에 있어서도, 제어신호(T₁)에 의해 선택된 그 블럭내의 어떤 출력단자에 대해서 시험이 행해진다.

또, 제어신호(T₂)를 "H"레벨로 하고, 그 이외의 제어신호(T₁, T₃및 T₄)를 "L"레벨로 한다. 이때, 제1의 블럭에서는 입력데이터(I₂)가 신호 E₁로서 반도체 시험장치(102)에 인가된다. 이것에 의해, 출력단자(O₂)의 기능 및 전기적인 특성이 시험되고, 다른 출력단자는 하이 임피던스(Hi-Z) 상태로 된다. 또, 제2의 블럭에서는 입력데이터(I₆)가 신호 E₂로서 반도체 시험장치(102)에 인가된다. 이것에 의해, 출력단자(O₆)의 기능 및 전기적 특성이 시험되고, 다른 출력단자는 하이임피던스(Hi-Z) 상태로 된다. 더욱이, 세번째 이하의 블럭에 있어서도, 제어신호(T₂)에 의해 선택된 그 블럭내의 어떤 출력단자에 대해서 시험이 행해진다.

더욱이, 제어신호(T₃및 T₄)에 대해서도 마찬가지로 하여 "H"레벨로 함으로써, 그 제어신호(T₃또는 T₄)에 의해 선택된 그 블럭내의 모든 출력단자에 대해서 시험이 행해진다.

이와 같이, 본 실시예에서는 각 제어신호(T₁~T₄)가 각각 제어하는 4개의 출력단자를 1블럭으로 하고 있다. 또, 그 블럭내의 출력단자중의 피측정단자를 이네이블 상태로 하고, 그 이외의 단자를 디스에이블 상태로 하여 시험을 행하고 있다.

이때문에 반도체 시험장치(102)의 측정단자의 수는 시험을 행하려 하는 LSI의 출력단자의 1/4만 되어도 된다.

한편, 본 실시예에서는 각 제어신호(T₁~T₄)가 각각 제어하는 4개의 출력단자를 1블럭으로 하고 있지만, 본 발명은 이에 제한되는 것이 아니고, 데이터의 측정단자에 맞춰서 1블럭의 단자수를 설정할 수 있다. 예를들면 5개의 제어신호(T₁~T₅)를 이용함으로써, 5개의 출력단자를 1블럭으로 해도 좋고, 그 이상인 갯수의 출력단자를 1블럭으로 해도 좋다. 단, 제어신호는 1블럭내의 2개이상의 출력단자를 동시에 선택할 수가 없다.

그런데, 시험이 종료된 LSI를 실제의 동작에 사용하는 경우에는 출력단에 있어서 블럭마다의 접속을 떼고, 제어신호를 모두 "H"레벨로 하면 문제는 없다.

[발명의 효과]

이상, 설명한 바와 같이, 본 발명의 반도체 시험방법에 의하면, 다음과 같은 효과를 거둘 수 있다.

즉, 반도체장치의 복수의 출력단자를 공통 접속하여, 피측정단자를 이네이블 상태로 하고, 다른 단자를 디스에이블 상태로 함으로써, 반도체장치의 시험을 행하고 있다. 따라서, 반도체 시험장치의 측정단자수가 LSI의 출력단자수에 미달하는 경우에 있어서도, 그 기능 및 전기적 특성의 시험을 쉽게 할 수 있게 된다.

또, 릴레이 등의 소자를 LSI와 테스터간에 설치하는 것보다도, 특성이나 신뢰성이 향상되고, 또, 배선을 간략화할 수 있다.

Claims

출력단자를 이네이블 또는 디스에이블 상태로 하는 것이 가능한 반도체장치의 시험방법에 있어서, 복수의 출력단자(O₁~O₈)를 공통 접속하고, 그 접속점을 반도체 시험장치(102)의 측정단자에 접속하며, 상기 공통 접속된 복수의 출력단자중 피측정단자를 이네이블 상태로 하고, 그 이외의 단자를 디스에이블 상태로 하여 시험을 행하도록 한 것을 특징으로 하는 반도체 시험방법.