KR930005706B1 - 피엘씨의 하드웨어명령어 고속처리방법 - Google Patents

피엘씨의 하드웨어명령어 고속처리방법 Download PDF

Info

Publication number
KR930005706B1
KR930005706B1 KR1019900013728A KR900013728A KR930005706B1 KR 930005706 B1 KR930005706 B1 KR 930005706B1 KR 1019900013728 A KR1019900013728 A KR 1019900013728A KR 900013728 A KR900013728 A KR 900013728A KR 930005706 B1 KR930005706 B1 KR 930005706B1
Authority
KR
South Korea
Prior art keywords
instruction
unit
section
hardware logic
hardware
Prior art date
Application number
KR1019900013728A
Other languages
English (en)
Other versions
KR920004961A (ko
Inventor
박용운
Original Assignee
금성계전 주식회사
백중영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성계전 주식회사, 백중영 filed Critical 금성계전 주식회사
Priority to KR1019900013728A priority Critical patent/KR930005706B1/ko
Publication of KR920004961A publication Critical patent/KR920004961A/ko
Application granted granted Critical
Publication of KR930005706B1 publication Critical patent/KR930005706B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음.

Description

피엘씨의 하드웨어명령어 고속처리방법
제1도는 일반적인 피엘씨의 하드웨어 처리블록도.
제2a 내지 c도는 제1도상의 명령어 처리 타이밍도.
제3도는 본 발명 피엘씨의 하드웨어 명령어 고속처리방법에 대한 블록도.
제4a 내지 g도는 제3도 상의 명령어 처리 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : 프로그램 카운터 12 : 메모리부
13 : 차기명령어 래치부 14 : 명령어 래치부
15 : 하드웨어 로직부 16 : 데이터 입출력부
본 발명은 피엘씨(Programmable Logic Controlle : PLC)의 명령어 수행에 관한 것으로, 특히 하드웨어 명령의 고속처리에 적당하도록 한 피엘시의 하드웨어 명령어 고속 처리방법에 관한 것이다.
제1도는 일반적인 피엘씨의 하드웨어 명령어에 대한 처리블록도로서 이에 도시한 바와 같이, 프로그램 스텝을 지시하는 프로그램 카운터(1)와, 후술할 하드웨어 로직부(3)가 수행하여야 할 사용자 프로그램이 저장되는 메모리부(2)와, 상기 메모리부(2)로부터 입력된 명령어를 수행하는 하드웨어 로직부(3)와, 연산에 필요한 입력데이타 공급 및 연산결과 데이타를 보관하거나 출력하는 데이타 입출력부(4)로 구성된 것으로 이를 제2도를 참조하여 설명하면 다음과 같다.
제2a도에서와 같이 크로그램 카운터(1)에 수행하여야 할 스텝이 지정되면 메모리부(2)에 제2b도와 같이 명령어가 출력되고, 하드웨어 로직부(3)는 제2c도와 같이 명령어에 따라서 데이타 입출력부(4)를 통해 연산자료를 취득하여 데이타를 처리한 후 이 결과를 다시 그 데이타 입출력부(4)로 출력한다.
이와 같은 일련의 연산이 종료되면 상기 하드웨어로직부(3)는 상기 프로그램 카운터(1)에 제어신호(NENT)를 출력하여 그 프로그램 카운터(1)가 다음에 수행할 명령어의 스텝을 지시하게 된다.
이와 같이 시퀀스에 따라서 사용자 프로그램의 φ스텝부터 순차적으로 처리되어 마지막 스텝이 종료되면, 상기 크로그래머블 카운터(1)는 다시 φ스텝으로 환원되어 반복연산을 하게 된다.
그러나 이와 같은 종래의 시스템에 있어서는 한 스텝의 명령어를 수행하는 전체 시간중 프로그램 카운터의 지시에 따라서 메모리로 부터 수행할 명령어가 출력될때까지의 시간이 상당부분 차지하게 되므로 결국, 명령어 처리시간이 길어지게 되는 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위하여 메모리로부터 명령어을 취득하는데 걸리는 시간일 연산시간에 포함되는 것을 해소할 수 있는 명령어 취득방법을 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.
제3도는 본 발명 피엘시의 하드웨어 명령어 고속처리방법에 대한 블록도로서 이에 도시한 바와 같이, 취득할 명령어의 위치를 지시하는 프로그램 카운터(11)와, 사용자 프로그램이 저장되어 있는 메모리부(12)와, 상기 메모리(12)로부터 출력되는 명령어를 임시저장하는 차기명령어 래치부(13)와, 상기 차기명령어 래치부(13)로 부터 현재 수행할 명령어를 공급받아 이를 출력하는 명령어 래치부(14)와, 상기 명령어 래치부(14)로부터 명령어를 공급받아 이를 수행하는 하드웨어 로직부(15)와 상기 하드웨어 로직부(15)에 연산데이타를 제공하고 그 결과를 출력하는 데이타 입출력부(16)로 구성한 것으로 이와 같이 구성된 본 발명을 하드웨어 명령어 수행 타이밍을 보인 제4도를 참조하여 상세히 설명하면 다음과 같다.
제4e도에서와 같이 하드웨어 로직부(15)가 명령어를 수행하는동안 그 하드웨어로직부(15)에서 제4f도와 같은 차기명령어 취득신호(LCAS)가 프로그램 카운터(11) 및 차기명령어 래치부(13)로 출력됨에 따라 그 프로그램 카운터(11)는 제4a도와 같이 현재 수행되고 있는 다음 명령어의 스텝을 공급하게 되고, 이로 인해 차기명령어 래치부(13)는 제4c도에서와 같이 상기 하드웨어 로직부(15)에서 다음에 수행될 명령어를 래치하게 된다.
이후, 상기 하드웨어 로직부(B15)에서 출력되는 제4g도와 같은 명령어 취득신호(CAS)에 의해 명령어 래치부(14)는 제4d도에서와 같이 상기 차기명령어 래치부(13)에 미리 분비된 명령어를 래치하고, 이 명령어는 곧바로 하드웨어 로직부(15)에 인가되므로 그 하드웨어로직부(15)는 제4e도에서와 같이 대기 상태없이 명령어의 수행을 계속적으로 할 수 있게 되며, 여기서 제4b도는 상기 메모리부(12)의 명령어 출력스텝을 보인 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 하드웨어 로직부에서 명령어를 수행하는 동안에 차기 명령어 래치부가 다음에 수행할 명령어를 메모리로부터 미리 취득하여 하드웨어 로직부에서 선행명령이 수행된 후 대기상태 없이 곧바로 명령어를 수행할 수 있도록 함으로써 전체 명령어의 수행시간을 대폭적으로 줄일 수 있는 이점이 있다.

Claims (1)

  1. 프로그램 카운터(11), 메모리부(12), 차기명령어 래치부(13), 명령어 래치부(14), 하드웨어 로직부(15), 데이타 입출력부(16)를 구비한 후, 상기 하드웨어 로직부(15)가 명령어 취득신호(CAS)를 상기 명령어 래치부(14)에 출력하여 현재의명령어를 처리하면서 상기 프로그램 카운터(11) 및 차기명령어 래치부(13)에 차기명령어 취득신호(LCAS)를 출력하여 그 차기명령어 래치부(13)가 상기 메모리부(12)로부터 다음 명령어를 취득하여 이를 상기 명령어 래치부(14)에 제공하는 것을 특징으로 하는 피엘씨의 하드웨어 명령어 고속처리방법.
KR1019900013728A 1990-08-31 1990-08-31 피엘씨의 하드웨어명령어 고속처리방법 KR930005706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900013728A KR930005706B1 (ko) 1990-08-31 1990-08-31 피엘씨의 하드웨어명령어 고속처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900013728A KR930005706B1 (ko) 1990-08-31 1990-08-31 피엘씨의 하드웨어명령어 고속처리방법

Publications (2)

Publication Number Publication Date
KR920004961A KR920004961A (ko) 1992-03-28
KR930005706B1 true KR930005706B1 (ko) 1993-06-24

Family

ID=19303071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013728A KR930005706B1 (ko) 1990-08-31 1990-08-31 피엘씨의 하드웨어명령어 고속처리방법

Country Status (1)

Country Link
KR (1) KR930005706B1 (ko)

Also Published As

Publication number Publication date
KR920004961A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
JPH05158687A (ja) プログラム制御方法及びプログラム制御装置
KR930005706B1 (ko) 피엘씨의 하드웨어명령어 고속처리방법
JPH04314133A (ja) 情報処理装置
JP2020098428A (ja) 数値制御装置
KR920005230B1 (ko) 명령 큐 관리장치
JPH09258808A (ja) モーションコントローラプログラミング方式
JPH0589048A (ja) コマンド処理方式
JPH0573296A (ja) マイクロコンピユータ
JPS6130282B2 (ko)
JPH03156607A (ja) Cncのプログラム制御方式
JPS63298633A (ja) パイプライン処理装置における命令フェッチ制御方式
JP3533078B2 (ja) シーケンス制御方法及び制御装置
KR19990069515A (ko) 피엘씨 시스템의 데이터 실시간 처리장치 및 방법
KR930018342A (ko) 프로그램 가능 제어기의 제어방법
JP2989830B2 (ja) ベクトル処理方法
KR100257502B1 (ko) 클럭없이동작하는쉬프트연산장치
KR920004728B1 (ko) 스텝콘트롤명령의 고속처리 시스템
JPS63163543A (ja) 情報処理装置
JPS59189407A (ja) シ−ケンス制御装置
JPS5949644A (ja) シ−ケンスコントロ−ラの演算処理回路
JPS59176804A (ja) Nc装置の外部インタフエ−ス回路
JPH05119810A (ja) シーケンス制御装置
JPS61279909A (ja) 数値制御装置
JPH02118748A (ja) 入出力制御方式
JPH01226030A (ja) 中央処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100330

Year of fee payment: 18

EXPY Expiration of term