KR930004714Y1 - 병렬 비교기 회로 - Google Patents

병렬 비교기 회로 Download PDF

Info

Publication number
KR930004714Y1
KR930004714Y1 KR2019900015634U KR900015634U KR930004714Y1 KR 930004714 Y1 KR930004714 Y1 KR 930004714Y1 KR 2019900015634 U KR2019900015634 U KR 2019900015634U KR 900015634 U KR900015634 U KR 900015634U KR 930004714 Y1 KR930004714 Y1 KR 930004714Y1
Authority
KR
South Korea
Prior art keywords
input
comparator circuit
nmos transistors
signal
input signals
Prior art date
Application number
KR2019900015634U
Other languages
English (en)
Other versions
KR920008548U (ko
Inventor
장기동
김태훈
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900015634U priority Critical patent/KR930004714Y1/ko
Publication of KR920008548U publication Critical patent/KR920008548U/ko
Application granted granted Critical
Publication of KR930004714Y1 publication Critical patent/KR930004714Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

병렬 비교기 회로
제1도는 종래의 병렬 비교기 회로도.
제2도는 본 고안의 병렬 비교기 회로도.
제3도는 본 고안에 따른 4비트 병렬 비교기 회로 예시도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 인버터 30, 40 : 바이어스부
50 : 차동증폭기 N1-Nn, M1-Mn: 엔모오스 트랜지스터
본 고안은 가변 드레시홀드 로직(Variable Threshold Logic) 원리를 이용한 병렬 비교기회로에 관한 것으로, 특히 입력 비교단계에서 정밀도를 높여 많은 입력신호의 비교시에도 정확한 출력을 낼수 있는 병렬 비교기회로에 관한 것이다.
종래의 병렬 비교기 회로는 제1도에 도시된 바와같이, 입력신호(A1-An)가 인버터(10-13)를 각기 통해 가중치(20-23)를 각기 갖는 피모스 트랜지스터(PM1-PM4)의 게이트에 인가되게 접속되고, 입력신호(B1-Bn)가 가중치(20-23)를 각기 갖는 엔모스 트랜지스터(NM1-NM4)의 게이트에 인가되게 접속되며, 상기 피모스 트랜지스터(PM1-PM4)의 소오스에 전원(VDD)이 인가되게 접속되어, 그의 드레인이 상기 엔모스 트랜지스터(NM1-NM4)의 드레인에 공통접속되며, 그 접속점신호가 인버터부(14, 15)를 통해 출력신호(out)로 출력되게 구성된 것으로, 이 종래회로의 동작과정을 설명한다.
입력신호(A1-A4)가 입력신호(B1-B4)보다 크가나 같으면 피모스 트랜지스터(PM1-PM4) 및 엔모스 트랜지스터(NM1-NM4)의 접속점에 고전위 신호가 출력되어 출력신호(out)가 고전위로 된다.
예를들어, 입력신호(A4-A1)가 모두 고전위 즉 “1111”로 입력되고, 입력신호(B4-B1)가 “1110”로 입력되면, 상기 고전위의 입력신호(A1-A4)는 인버터(10-13)에서 저전위로 반전되어 피모스 트랜지스터(PM1-PM4)의 게이트에 인가되므로 그 피모스 트랜지스터(PM1-PM4)가 모두 도통되고, 또한 이때 상기 고전위의 입력신호(B2-B4)에 의해 엔모스 트랜지스터(NM2-NM4)는 도통되고, 저전위의 입력신호(B1)에 의해 엔모스 트랜지스터(NM1)는 오프된다.
따라서, 이때 상기 피모스 트랜지스터(PM1-PM4)의 도통에 따른 가중치는 15로 되고, 상기 엔모스 트랜지스터(NM1-NM4)의 도통에 따른 가중치는 14로 되므로 그의 접속점에 고전위 신호가 출력되고, 이 고전위신호는 인버터부(14)에서 저전위신호로 반전된후 인버터부(15)에서 다시 고전위신호로 반전되어 출력되어(out)로 출력된다.
그러나, 이와같은 종래의 회로에 있어서는 비트수가 늘어나면 버퍼의 입력비교단계에서 정밀도가 떨어지고, 특히 공정에 대한 오차를 고려하면 4비트 이상의 비교기를 구현하기가 어려운 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 감안하여, 입력비트수가 늘어나도 정확한 비교동작을 수행할수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 병렬 비교기 회로도로서, 이에 도시한 바와같이 입력신호(A1-An)가 가중치(20-2n-1)를 각기 갖는 엔모스 트랜지스터(N1-N4)의 게이트에 각기 인가되게 접속함과 아울러 입력신호(B1-Bn)가 가중치(20-2n-1)를 각기 갖는 엔모스 트랜지스터(N1-M4)의 게이트에 각기 인가되게 접속하고, 클럭신호(CK)에 의해 바이어스 전압(VA)을 공급하는 바이어스부(30)의 출력단자를 상기 엔모스 트랜지스터(N1-Nn)의 드레인 및 차동증폭기(50)의 반전입력단자(-)에 접속하고, 클럭신호(CK)에 의해 바이어스 전압(VB)을 공급하는 바이어스부(40)의 출력단자를 상기 엔모스 트랜지스터(M1-M4)의 드레인 및 상기 차동증폭기(50)의 비반전입력단자(+)에 접속하여 구성한 것으로, 도면의 설명중 미설명부호 10, 20은 인버터를 나타내고, PM10, PM11은 피모오스 트랜지스터를 나타내며, NM10, NM11는 엔모오스 트랜지스터를 나타낸다.
제3도는 상기 제2도의 입력신호(A1-An), (B1-Bn)가 4비트의 입력신호(A1-A4), (B1-B4)인 경우의 실시회로도로서, 이 제3도를 참조하여 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
엔모스 트랜지스터(N1-N4, M1-Mn)의 가중치(20-2n-1)는 그 엔모오스 트랜지스터(N1-N4, M1-Mn)의 폭 및 길이에 따라 정해지는 것으로, 그 가중치(20-2n-1)는 하기와 같은 저항값으로 정의될 수 있다.
R1-2R2, R2=2R3, --------Rn-1=2Rn
여기서, R1, R2---Rn은 앤모스 트랜지스터(N1-N4, M1-Mn)의 저항값을 나타낸다.
일예로, 엔모오스 트랜지스터(N1)의 저항(R1)값이 8Ω이라 가정하면, 엔모오스 트랜지스터(N2), (N3), (N4)의 저항 (R2), (R3), (R4)값은 4Ω, 2Ω, 1Ω으로 된다.
마찬가지로, 엔모스 트랜지스터(M1-M4)의 저항(R1-R4) 값도 8Ω, 4Ω, 2Ω, 1Ω으로 된다.
이와같은 가정하에 설명하면, 클럭신호(CK)가 고전위로 인가될 때, 그 고전위의 클럭신호(CK)에 의해 바이어스부(30)의 엔모오스 트랜지스터(NM10)가 도통되고, 그 고전위의 클럭신호(CK)는 인버터(10)에서 저전위 신호로 반전되므로 바이어스부(30)의 피모오스 트랜지스터(PM10)가 도통된다. 따라서, 이때 피모오스 트랜지스터(PM10) 및 엔모오스 트랜지스터(NM10)의 저항값에 따라 전원(VDD) 전압이 분압되어 바이어스 전압(VA)으로 공급되고, 또한, 이때 바이어스(40)에서도 상기와 동일방식으로 바이어스 전압(VB)이 공급된다.
그런데, 상기 바이어스부(30), (40)에서 공급되는 바이어스전압(VA), (VB)이 서로동일하다고 가정하면, 입력신호(A1-An), (B1-Bn)에 따라 엔모오스 트랜지스터(N1-Nn, M1-Mn)가 도통되는 병렬합성 저항값이 변환되어 상기 바이어스전압(VA), (VB)을 변화시키게 되고, 이를 차동증폭기(50)에서 비교함에 따라 입력신호(A1-An), (B1-Bn)의 비교회로가 그 차동증폭기(50)에서 출력된다.
일예로, 제3도의 회로에서 입력신호(A4-A1)가 “0101”로 입력되면, 엔모스 트랜지스터(N3) , (N1)가 도통되고, 이에따라 그 엔모오스 트랜지스터(N3), (N1)의 도통에 따른 병렬합성 저항값(2Ω//8Ω)은으로 된다. 이때 입력신호(B4-B4)가 “0011”로 입력되면 엔모오스 트랜지스터(N2), (N1)가 도통되고, 이에따라 그 엔모오스 트랜지스터(N2), (N1)의 도통에 따른 병렬합성저항값(4Ω//8Ω)이으로 된다. 따라서, 이때 차동증폭기(50)의 비반전입력단자(+)에 인가되는 전압이 그의 반전입력단자(-)에 인가되는 전압보다 높게되어 그 차동증폭기(50)에서 고전위의 출력신호(Vout)가 출력된다.
또한, 입력신호(A4-A1)가 “1001”로 입력되면 엔모오스 트랜지스터(N4), (N1)가 도통되어, 그의 병렬합성저항값(1Ω//8Ω)은 8/9Ω으로 되고, 이때 입력신호(B4-B1)가 “1010”로 입력되면 엔모오스 트랜지스터(N4), (N2)가 도통되어, 그의 병렬합성저항값(1Ω//4Ω)은으소 되며, 따라서 이때 차동증폭기(50)의 반전입력단자(-)에 인가되는 전압의 그의 비반전입력단자(+)에 인가되는 전압보다 높게되어 그 차동증폭기(50)에서 저전위의 출력신호(Vout)가 출력된다.
이상에서 상세히 설명한 바와 같이 본 고안은 입력비교 단계에서 정밀도를 높여 많은 비트의 입력신호에 대해서도 정확한 비교 출력을 할수 있는 효과가 있게 된다.

Claims (1)

  1. 입력신호(A1-An), (B1-Bn)가 가중치(20-2n-1)(20-2n-1)를 각기 갖는 엔모오스 트랜지스터(N1-Nn), (M1-Mn)의 게이트에 각기 인가되게 접속하고, 클럭신호(CK)에 의해 일정바이어스전압(VA), (VB)을 공급하는 바이어스부(30), (40)의 출력단자를 상기 엔모오스 트랜지스터(N1-Nn)(N1-Mn)의 드레인에 각기 공통접속함과 아울러 그 접속점을 차동증폭기(50)의 반전입력단자 및 비반전입력단자에 각기 접속하여 구성된 것을 특징으로 하는 병렬 비교기회로.
KR2019900015634U 1990-10-13 1990-10-13 병렬 비교기 회로 KR930004714Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900015634U KR930004714Y1 (ko) 1990-10-13 1990-10-13 병렬 비교기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900015634U KR930004714Y1 (ko) 1990-10-13 1990-10-13 병렬 비교기 회로

Publications (2)

Publication Number Publication Date
KR920008548U KR920008548U (ko) 1992-05-20
KR930004714Y1 true KR930004714Y1 (ko) 1993-07-22

Family

ID=19304227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900015634U KR930004714Y1 (ko) 1990-10-13 1990-10-13 병렬 비교기 회로

Country Status (1)

Country Link
KR (1) KR930004714Y1 (ko)

Also Published As

Publication number Publication date
KR920008548U (ko) 1992-05-20

Similar Documents

Publication Publication Date Title
US4477737A (en) Voltage generator circuit having compensation for process and temperature variation
KR940006619B1 (ko) 버퍼회로
US4752703A (en) Current source polarity switching circuit
EP0085697B1 (en) A high speed cmos comparator circuit
KR930020850A (ko) 레벨 변환회로
KR960701515A (ko) 반도체 장치
JP3157683B2 (ja) 半導体集積回路の静止時電流測定法、半導体集積回路
US5030848A (en) Precision voltage divider
KR930004714Y1 (ko) 병렬 비교기 회로
JP2004304632A (ja) パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
KR100430973B1 (ko) 2개의전기값을비교하기위한회로
JPS58162130A (ja) 半導体入力回路
US6703864B2 (en) Buffer circuit
JPH0353646B2 (ko)
JPH06343025A (ja) シュミット・トリガ回路
JP3251097B2 (ja) コンパレータ
US4297596A (en) Schmitt trigger
US4439691A (en) Non-inverting shift register stage in MOS technology
KR930005938Y1 (ko) 통신용 샘플앤드 홀드 회로
JP2947042B2 (ja) 低位相差差動バッファ
US5773992A (en) Output buffer circuit capable of supressing ringing
EP0376953B1 (en) Electronic devices and signal comparator using same
KR100280441B1 (ko) 전류샘플 및 홀드회로
JP2000196420A (ja) コンパレータとその制御方法
KR940000267B1 (ko) 직렬 비교기 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 13

EXPY Expiration of term