KR100280441B1 - 전류샘플 및 홀드회로 - Google Patents

Abstract

본 발명은 전류샘플 및 홀드회로에 관한 것으로, 종래에는 전류신호가 작을 경우에 커패시터에 적게 저장된 전하가 오프된 스위치로 주입될때 오차가 커지는 문제점이 있었다. 따라서, 본 발명은 소스가 접지된 제1 엔모스트랜지스터의 드레인에 바이어스전류와 입력전류가 인가되고, 상기 제1 엔모스트랜지스터의 드레인과 게이트를 접속하여 그 접속점에 스위치를 접속하며, 상기 스위치에 일측이 접지된 커패시터를 접속하고 그 접속점을 소스가 접지된 제2,제3 엔모스트랜지스터의 게이트에 접속하고, 상기 제2 엔모스트랜지스터의 드레인에는 소스에 전원전압이 인가된 제1 피모스트랜지터의 드레인을 접속하며, 상기 제1 피모스트랜지스터와 소스가 공통접속된 제2 피모스트랜지스터의 드레인에 소스가 접지된 제4 엔모스트랜지스터의 드레인을 공통접속하여, 그 공통접속점을 드레인에 바이어스전류가 인가된 제5 엔모스트랜지스터의 게이트에 접속하고, 상기 제5 엔모스트랜지스터의 소스에 소스가 접지된 상기 제3 엔모스트랜지스터를 접속하여 그 접속점을 상기 제4 엔모스트랜지스터의 게이트에 접속하며, 상기 제1,제2 피모스트랜지스터의 게이트는 공통 접속되고, 그 공통접속점을 제1 피모스트랜지스터의 드레인에 접속하며, 상기 제5 엔모스트랜지스터의 드레인측에서 신호가 발생되도록 구성하여 전하주입에러와 한정된 값을 갖는 출력저항에 기인한 전류부정합을 줄일 수 있는 효과가 있다.

Description

전류샘플 및 홀드회로

본 발명은 아나로그전류신호를 디지털신호로 변환하는 전류샘플 및 홀드회로에 관한 것으로, 특히 저전압을 이용하여 전력소모를 줄일 수 있도록 한 전류샘플 및 홀드회로에 관한 것이다.

도1은 일반적인 전류 샘플 및 홀드회로의 구성을 보인 회로도로서, 이에 도시된 바와같이 일측에 입력전류(Iin)가 인가된 스위치(S1)를 일측에서 출력신호(Iout)가 발생되는 스위치(S2)를 접속하고, 그 접속점에 소스가 접지된 엔모스트랜지스터(M10)의 드레인을 접속하며, 그 엔모스트랜지스터(M10)의 드레인과 게이트 사이에 스위치(S3)를 접속하여 구성되며, 이와같이 구성된 종래 회로의 동작을 설명한다.

먼저, 스위치(S1),(S3)가 온이고 제2 스위치(S2)가 오프일때 입력전류(Iin)는 엔모스트랜지스터(M10)를 통해 흐른다.

만약, 상기 스위치(S1),(S3)가 오프되고 상기 제2 스위치(S2)가 온되면 상기 스위치(S1),(S3)가 오프되는 시점에 상기 엔모스트랜지스터(M10)를 통해 흐르는 전류에 해당되는 전압이 상기 엔모스트랜지스터(M10)의 게이트와 소스 사이의 커패시턴스에 저장되어 이에 해당되는 전류가 상기 스위치(S2)를 통해 출력함으로써 입력전류(Iin)를 샘플 및 홀드하는 기능을 한다.

여기서, 상기 입력전류(Iin)와 출력전류(Iout)와의 관계를 살펴보면 상기 엔모스트랜지스터(M10)의 출력 임피던스가 무한대가 아니므로 전류의 부정합이 존재하게 되는데, 이를 수식으로 표현하면 다음과 같다.

--------식(1)

여기서, r_o 는 엔모스트랜지스터(M10)의 출력저항이고, gm은 상기 엔모스트랜지스터(M10)의 트랜스컨덕턴스(Transconductance)이다.

도2는 종래 액티브 네가티브 피이드백을 갖는 전류 샘플 및 홀드회로의 구성을 보인 회로도로서, 이에 도시된 바와같이 일측에 입력전류(Iin)가 인가된 스위치(S1)를 일측에서 출력신호(Iout)가 발생되는 스위치(S2)를 접속하고, 그 접속점에 소스가 접지된 엔모스트랜지스터(M10)의 드레인을 접속하며, 그 접속점을 레퍼런스전압(Vref)이 비반전단자(+)에 인가된 오피앰프(OP1)의 반전단자(-)에 인가하고, 그 오피앰프(OP1)의 출력단을 스위치(S3)를 통해 상기 엔모스트랜지스터(M10)의 게이트에 접속하여 구성되며, 이와같이 구성된 종래 장치의 동작은 상기 도1과 동일하며, 다만 오피앰프(OP1)를 네가티브 피이드백으로 연결하여 아래식의 1/A0에 의해 gm의 영향을 제거하여 전류 부정합을 줄였다.

---------식(2)

그러나, 상기와 같이 동작하는 종래 장치는 전류신호가 작을 경우에 커패시터에 적게 저장된 전하가 오프된 스위치로 주입될때 오차가 커지고, 또한 여러 위상의 클럭을 이용하므로 전류신호처리의 이점을 얻을 수 없는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 저전압을 이용하여 전력소모를 줄일 수 있도록 한 전류샘플 및 홀드회로를 제공함에 그 목적이 있다.

도1은 일반적인 전류샘플 및 홀도회로의 구성을 보인 회로도.

도2는 종래 액티브 네가티브 피이드백을 갖는 전류 샘플 및 홀드회로의 구성을 보인 회로도.

도3은 본 발명 전류샘플 및 홀드회로의 구성을 보인 회로도.

*****도면의 주요부분에 대한 부호의 설명*****

M20~M24:엔모스트랜지스터 M25,M26:피모스트랜지스터

C1:커패시터

상기와 같은 목적은 소스가 접지된 제1 엔모스트랜지스터의 드레인에 바이어스전류(Ibias)와 입력전류(Iin)가 인가되고, 상기 제1 엔모스트랜지스터의 드레인과 게이트를 접속하여 그 접속점에 스위치를 접속하며, 상기 스위치에 일측이 접지된 커패시터를 접속하고 그 접속점을 소스가 접지된 제2,제3 엔모스트랜지스터의 게이트에 접속하고, 상기 제2 엔모스트랜지스터의 드레인에는 소스에 전원전압이 인가된 제1 피모스트랜지터의 드레인을 접속하며, 상기 제1 피모스트랜지스터와 소스가 공통접속된 제2 피모스트랜지스터의 드레인에 소스가 접지된 제4 엔모스트랜지스터의 드레인을 공통접속하여, 그 공통접속점을 드레인에 바이어스전류(Ibias)가 인가된 제5 엔모스트랜지스터의 게이트에 접속하고, 상기 제5 엔모스트랜지스터의 소스에 소스가 접지된 상기 제3 엔모스트랜지스터를 접속하여 그 접속점을 상기 제4 엔모스트랜지스터의 게이트에 접속하며, 상기 제1,제2 피모스트랜지스터의 게이트는 공통 접속되고, 그 공통접속점을 제1 피모스트랜지스터의 드레인에 접속하며, 상기 제5 엔모스트랜지스터의 드레인측에서 신호가 발생되도록 구성함으로써 달성되는 것으로, 이와같은 본 발명에 의한 전류샘플 및 홀드회로를 설명한다.

도3은 본 발명 전류샘플 및 홀드회로의 구성을 보인 회로도로서, 이에 도시한 바와같이 소스가 접지된 엔모스트랜지스터(M20)의 드레인에 바이어스전류(Ibias)와 입력전류(Iin)가 인가되고, 상기 엔모스트랜지스터(M20)의 드레인과 게이트를 접속하여 그 접속점에 스위치(S4)를 접속하며, 상기 스위치(S4)에 일측이 접지된 커패시터(C1)를 접속하고 그 접속점을 소스가 접지된 엔모스트랜지스터(M21),(M24)의 게이트에 접속하고, 상기 엔모스트랜지스터(M24)의 드레인에는 소스에 전원전압(VDD)이 인가된 피모스트랜지터(M25)의 드레인을 접속하며, 상기 피모스트랜지스터(M25)와 소스가 공통접속된 피모스트랜지스터(M26)의 드레인에 소스가 접지된 엔모스트랜지스터(M23)의 드레인을 공통접속하여, 그 공통접속점을 드레인에 바이어스전류(Ibias)가 인가된 엔모스트랜지스터(M22)의 게이트에 접속하고, 상기 엔모스트랜지스터(M22)의 소스에 소스가 접지된 상기 엔모스트랜지스터(M21)를 접속하여 그 접속점을 상기 엔모스트랜지스터(M23)의 게이트에 접속하며, 상기 피모스트랜지스터(M25),(M26)의 게이트는 공통 접속되고, 그 공통접속점을 피모스트랜지스터(M25)의 드레인에 접속하며, 상기 엔모스트랜지스터(M22)의 드레인측에서 출력신호(Iout)가 발생되도록 구성하며, 이와같이 구성한 본 발명의 일실시예의 동작을 설명한다.

먼저, 제1 스위치(S4)가 온이되면 바이어스전류(Ibias)와 입력전류(Iin)의 차에 해당하는 전류가 엔모스트랜지스터(M20)에 흐른다.

이때, 엔모스트랜지스터(M20),(M21)의 전류미러에 의해 같은 전류가 엔모스트랜지스터(M21)에 흐르고, 또한 엔모스트랜지스터(M5),(M6),(M7)를 통해 엔모스트랜지스터(M4)에도 상기 엔모스트랜지스터(M20)에 흐르는 전류와 크기가 같다.

이에따라, 상기 엔모스트랜지스터(M23)의 게이트-소스전압은 상기 엔모스트랜지스터(M20)의 게이트-소스전압과 거의 같다.

그러므로, 상기 엔모스트랜지스터(M21)의 게이트-소스전압은 드레인-소스전압과 같게 되어 상기 엔모스트랜지스터(M20)에 흐르는 전류와 정합된 전류값을 갖게 된다.

즉, 모스트랜지스터의 전류방정식에서 채널길이, 변조파라미터, 파장에 의한 전류값의 변화까지 고려하여 입력전류(Iin)와 보다 정합된 출력전류(Iout)를 얻게 된다.

만약, 스위치(S4)가 오프되면 그 오프되는 시점에 상기 엔모스트랜지스터(M20)에 흐르던 전류에 해당하는 전하가 커패시터(C1)에 저장되어 이 커패시터(C1)의 양단에 걸린 고정된 전압에 의해 홀드된 전류를 출력하게 된다.

여기서, 상기 커패시터(C1)는 홀드커패시터로 엔모스트랜지스터(M21),(M24)의 게이트-소스 커패시턴스를 포함한다.

그리고, 입력전류(Iin)의 범위는 바이어스전류(Ibias)에 의해 결정되는데, 엔모스트랜지스터(M20)에 흐르는 바이어스전류(Ibias)와 입려전류의 차전류가 '0'이되지 않도록 하기위해 최대 입력전류(Iin)의 범위는 바이어스전류(Ibias)보다 어느정도 작은 값을 갖는다.

따라서, 상기 엔모스트랜지스터(M20)에 흐르는 최소 전류값은 어느 일정값 이상을 유지하므로 너무 작은 전류값일 경우에 발생하는 에러에 의한 부정합을 줄일 수 있다.

또한, 출력저항은 엔모스트랜지스터(M21),(M22)가 같은 크기를 갖으면 근사적으로 gm²r_o ³ 으로 큰 출력저항값을 갖는다.

이상에서 상세히 설명한 바와같이 본 발명은 간단한 구조를 갖으면서 전하주입에러와 한정된 값을 갖는 출력저항에 기인한 전류부정합을 줄일 수 있고, 또한 저전압을 이용하여 전력소모를 줄일 수 있는 효과가 있다.

Claims (2)

1. 소스가 접지된 엔모스트랜지스터(M20)의 드레인에 바이어스전류(Ibias)와 입력전류(Iin)가 인가되고, 상기 엔모스트랜지스터(M20)의 드레인과 게이트를 접속하여 그 접속점에 스위치(S4)를 접속하며, 상기 스위치(S4)에 일측이 접지된 커패시터(C1)를 접속하고 그 접속점을 소스가 접지된 엔모스트랜지스터(M21),(M24)의 게이트에 접속하고, 상기 엔모스트랜지스터(M24)의 드레인에는 소스에 전원전압(VDD)이 인가된 피모스트랜지터(M25)의 드레인을 접속하며, 상기 피모스트랜지스터(M25)와 소스가 공통접속된 피모스트랜지스터(M26)의 드레인에 소스가 접지된 엔모스트랜지스터(M23)의 드레인을 공통접속하여, 그 공통접속점을 드레인에 바이어스전류(Ibias)가 인가된 엔모스트랜지스터(M22)의 게이트에 접속하고, 상기 엔모스트랜지스터(M22)의 소스에 소스가 접지된 상기 엔모스트랜지스터(M21)를 접속하여 그 접속점을 상기 엔모스트랜지스터(M23)의 게이트에 접속하며, 상기 피모스트랜지스터(M25),(M26)의 게이트는 공통 접속되고, 그 공통접속점을 피모스트랜지스터(M25)의 드레인에 접속하며, 상기 엔모스트랜지스터(M22)의 드레인측에서 출력신호(Iout)가 발생되도록 구성한 것을 특징으로 하는 전류샘플 및 홀드회로.
2. 제1 항에 있어서, 입력전류(Iin)는 바이어스전류(Ibias)보다 작은 것을 특징으로 하는 전류샘플 및 홀드회로.