KR930004596Y1 - 디지탈 데이타의 주파수 변환회로 - Google Patents

디지탈 데이타의 주파수 변환회로 Download PDF

Info

Publication number
KR930004596Y1
KR930004596Y1 KR2019910001573U KR910001573U KR930004596Y1 KR 930004596 Y1 KR930004596 Y1 KR 930004596Y1 KR 2019910001573 U KR2019910001573 U KR 2019910001573U KR 910001573 U KR910001573 U KR 910001573U KR 930004596 Y1 KR930004596 Y1 KR 930004596Y1
Authority
KR
South Korea
Prior art keywords
counter
output
frequency
terminal
data
Prior art date
Application number
KR2019910001573U
Other languages
English (en)
Other versions
KR920017300U (ko
Inventor
최현종
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019910001573U priority Critical patent/KR930004596Y1/ko
Publication of KR920017300U publication Critical patent/KR920017300U/ko
Application granted granted Critical
Publication of KR930004596Y1 publication Critical patent/KR930004596Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K11/00—Transforming types of modulations, e.g. position-modulated pulses into duration-modulated pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용 없음.

Description

디지탈 데이타의 주파수 변환회로
제1도는 종래의 디지탈 데이타의 주파수 변환회로의 블럭도.
제2도는 종래 회로에 따른 동작파형도.
제3도는 본 고안에 따른 디지탈 데이타의 주파수 변환회로의 블럭도.
제4도는 본 고안에 따른 다지탈 데이타의 주파수 변환회로도.
제5도는 본 고안에 따른 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 래치 11 : 마이콤
12 : 카운터부 13 : 파형발생부
14 : 발진부 IC2~IC6 : 카운터
IC9.D : 플립플롭 D1,D2 : 다이오드
C1 : 콘덴서 IC7~IC11 : 인버터
IC8 : 낸드게이트
본 고안은 디지탈 데이타의 주파수 변환회로에 관한 것으로 특히 전화선과 같이 대역이 좁은 협대역의 전송효율을 높이는데 적당하도록한 디지탈 데이타의 주파수 변환회로에 관한 것이다.
종래의 디지탈 데이타의 주파수 변환회로는 제1도에서와 같이 f1주파수를 발생시키는 주파수 발생기(20)와, f2주파수를 발생시키는 주파수 발생기(21)는 선택회로(22)로 인가되는데 이때 선택회로(22)는 주파수 발생기(20, 21)를 통해 발생된 주파수(f1, f2)신호를 입력받아 디지탈부호(23)에 따라 선택하여 출력한다.
상기 구성회로의 동작상태를 제2도의 파형도를 참조하여 설명하면, 먼저 제2도에서와 같이 f1주파수 발생기(20)에서 발생되는 주파수1를 디지탈부호(23)의 ‘1’에 대응시키고, f2주파수 발생기(21)에서 발생되는 주파수2를 디지탈부호(23)의 960′에 대응시켜 준다. 그러면 디지탈 부호가 ‘1’인 경우는 선택회로(22)는 f1주파수를 선택하므로 출력단으로는 f1주파수가 출력되고 디지탈 부호가 ‘0’인 경우는 선택회로(22)가 f2주파수를 선택하므로 출력단으로는 f2주파수가 출력된다.
따라서 디지탈부호(23)에 따라 f1, f2주파수가 선택회로(22)를 통해 연속적으로 전환되어 출력된다. 그런데 상기와 같은 종래 회로에서 쓰여지는 FSK방식의 경우 주파수는 f1, f2주파수 2가지가 디지탈부호 ‘1’ 또는 ‘0’에 각각 대응되므로 전송 중심주파수가 2KHZ인 경우 만일 8비트의 한 워드를 전송하려면가 되어 전송속도가 느려지는 단점이 있었다.
본 고안은 이러한 단점을 해결하기 위해 안출된 것으로서 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 제3도의 블럭도를 참조하여 본 고안 회로의 구성을 간단하게 설명하면, 디지탈 데이타입력(D-IN)은 래치(10)를 거쳐 마이콤(11)과 연결되고 마이콤(11)은 발진기(14)가 연결되어 있는 카운터부(12)를 통해 파형발생기(13)와 연결되는 구성이다.
이를 제4도의 회로를 참조하여 좀더 상세히 설명하면, 디지탈 데이타(D-IN)가 래치(10)의 입력단(A)에 8비트로 입력되고 래치(10)의 출력(B)8비트는 마이콤(11)의 데이타 입력단(D0~7)에 각각 연결되고 래치(10)의 게이트 단자(G)와 마이콤(11)의 RD(리드)단자에는 RD신호가 인가되고, 마이콤(1)의 출력단(1D0~1D3, 2D0~2D3, 3D0~3D3, 4D0~4D3)는 카운터부(12)의 각 카운터(IC3~IC6) 입력단자(A, B, C, D)에 각각 연결되고, 카운터(IC3~IC6)의 클럭단은 공통 접속되어 발진부(14)의 카운터(IC2)의 출력(OA)과 연결되고 카운터(IC3~IC6)의 로드단자(LD)와 파형발생부(13) 즉 D플립플롭(IC9)의 클럭(CK)단에는 낸드게이트(IC8)의 출력이 인가되고 카운터(IC3~IC6)의 P단자에는 전원(Vcc)이 인가되고, 카운터(IC6)의 RCO(Ripple Carry Output)단자와 카운터(IC4)의 출력단(QD)은 낸드게이트(IC8)의 양측입력단과 연결되고 카운터(IC6)의 T단자는 카운터(IC5)의 RCO단자와 연결되며, 카운터(IC5)의 T단자는 카운터(IC4)의 RCO단자와 연결되고 카운터(IC4)의 T단자는 전원과 연결되고 카운터(IC3)의 RCO단자는 인버터(IC7)를 거쳐 카운터(IC3)의 T단자와 접속되어 발진부(14)의 카운터(IC2)의 입력단(A)과 연결되고 카운터(IC2)의 입력단(C, D)은 전원(Vcc)과 연결되고 입력단(B)는 접지되며 카운터(IC2)의 클락단자(CK)는 외부발진기(OSC)와 연결되고 카운터(IC2)의 RCO단자는 인버터(IC11)를 통해 카운터(IC2)의 로드(Load)(LD)단자와 연결되는 동시에 다이오드(D1)를 통해 전원과 연결된 저항(R1)과 일측이 접지된 콘덴서(C1)와 접속되어 다이오드(D2)의 캐소우드와 연결되고 다이오드(D2)의 애노우드는 낸드게이트(IC8)의 출력단과 연결되며 외부리셋신호(RESET)는 마이콤(11)의 리셋단자(RST)와 D플립플롭(14)의 클리어단자(CLR)에 동시 연결되는 구성이다.
본 고안의 동작상태를 제5도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
디지탈 데이타(D-IN)가 래치(10)를 통해 마이콤(11)의 입력단(D0~D7)으로 입력되면 마이콤(11)은 내부 계산에 의해 출력단(2D0~2D3, 3D0~3D3, 4D0~4D3)으로 데이타를 출력하고 또 동시에 출력단(1D0~1D3)을 통해 보상을 위한 데이타를 출력한다. 초기 전원 ‘온’시에는 발진부(14)에서 저항(R1) 콘덴서(C1) 및 다이오드(D1, D2)에 의해 카운터부(12) 카운터부(IC3~IC6)의 로드단자(LD)가 ‘로우’가 되어 카운터(IC2~IC6)가 로딩되는데 이때 각 입력단(A~D)으로 인가되는 로딩데이타 마이콤(11)에서 출력되는 데이타(1D0~4D3)의 값에 따라 출력되는 주파수가 가변된다. 여기서 카운터(IC2, IC3)는 카운터(IC4~IC6)의 클럭주파수를 가변하여 미세한 주기의 변화를 꾀하므로서 정확한 주파수를 얻을수 있도록 해준다. 제5도에서 카운터(IC2, IC3)의 타이밍도를 보면, 카운터(IC2)의 로드(LD) 데이타는 초기상태에는 입력(A)단자가 ‘하이’이므로 1101이 되고 이때 전원이 ‘온’되어 클락주파수가 입력되면 1101부터 카운트하게 되고 그 출력은 QA제2도의 파형과 같이된다. 이때 카운터(IC3)로 부터의 RCO신호가 없는 상태에서는 3분주되고 RCO신호가 있을때는 2분주되어 카운터(IC2)의 출력(QA)이 나오게 된다. 한편 카운터(IC4~IC6) 클락단에는 상기와 같이 출력된 카운터(IC2)의 출력(QA)이 입력된다.
여기서는 예로서 카운터(IC4~IC6)의 입력로드 데이타를 모두 ‘1110’으로 두었을때를 설명하면, 먼저 제5도의 IC4에서 처럼 카운터(IC4)는 클락주파수(QA)를 분주하게 되는데, 초기 로드신호에 의해 출력신호(2Q0~2Q1, 2Q2, 2Q3)가 제5도의 IC4와 같이 나타나고, 카운터(IC5)의 T단자가 카운터(IC4)의 RCO에 연결되어 있으므로 캐스캐이드로 계속 분주해가게 된다.
또 카운터(IC5)의 RCO 출력이 카운터(IC6)의 T단자에 연결되어 카운터(IC6)의 RCO출력이 제5도 IC6의 RCO출력파형과 같이 나타나게 된다. 즉 카운터(IC6)의 RCO출력과 카운터(IC4)의 출력(QD)을 낸드게이트(IC8)낸드하면 로드신호(LD)파형이 되고 이 로드신호(LD)를 발진부(14) 즉 D플립플롭(IC9)에서 2분주하므로서 원하는 출력파형을 얻을수 있다.
결국 본 고안은 로드데이타(2D0~4D3)까지의 데이타에 의해 기본적인 주기(T)가 정해지고 또 보상을 위한 데이타(1D0~1D3)에 의해 주기(T)의 간격을 미세하게 조정하므로서 짝수 홀수 분주가 가능하고 또한 짝수, 홀수 주파수를 얻는 것이 가능하다. 그리고 본 고안에서 2KHZ를 중심주파수로 했을경우의 입력되는 8비트 데이타에 의한 대응되는 주파수는 표 1과 같다.
[표 1]
즉 본 고안은 발진주파수를 분주하여 홀수 및 짝수 주파수를 정확하게 만들어 낼수 있고(보상회로(IC2, IC3)가 추가되므로) 또한 입력데이타를 일대일 대응시키므로서 전송 효율을 높일수 있는 효과가 있다.
예를 들면 중심 주파수가 2KHZ인 경우 8비트 데이타를 전송한다면 평균 16K 워드/S가 가능하게 되므로 종래의 FSK방식에서 하던것보다 전송효율이 같은 중심 주파수를 쓸 경우 16×4=64배 증대된다.

Claims (2)

  1. 디지탈 데이타를 인가받아 래치시키는 래치(10)와, 그래치(10)로 부터 디지탈 신호로 인가받아 인가받아 내부 계산에 의해 출력데이타 기본주기 및 간격을 조절하는 보상용 데이타를 출력하는 마이콤(11)과, 전원(Vcc)을 인가받아 발진하는 발진부(14)와, 상기 마이콤(11)의 출력신호를 인가받아 상기 발진부(14)로 부터 클럭주파수가 인가될때 카운팅하는 카운터부(12)와, 그 카운터부(12)의 캐리 신호에 의해 로드신호(LD)를 분주하여 출력주파수 파형을 발생시키는 파형발생부(13)로 구성한 디지탈 데이타의 주파수 변환회로.
  2. 제1항에 있어서, 발진부(14)는 초기에 저항(R1), 콘덴서(C1), 다이오드(D1, D2)를 통해 카운터부(12)를 로드시키도록 구성되어 초기조건을 맞추어 주는 것을 특징으로 하는 디지탈 데이타의 주파수 변환회로.
KR2019910001573U 1991-02-01 1991-02-01 디지탈 데이타의 주파수 변환회로 KR930004596Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910001573U KR930004596Y1 (ko) 1991-02-01 1991-02-01 디지탈 데이타의 주파수 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910001573U KR930004596Y1 (ko) 1991-02-01 1991-02-01 디지탈 데이타의 주파수 변환회로

Publications (2)

Publication Number Publication Date
KR920017300U KR920017300U (ko) 1992-09-17
KR930004596Y1 true KR930004596Y1 (ko) 1993-07-21

Family

ID=19310483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910001573U KR930004596Y1 (ko) 1991-02-01 1991-02-01 디지탈 데이타의 주파수 변환회로

Country Status (1)

Country Link
KR (1) KR930004596Y1 (ko)

Also Published As

Publication number Publication date
KR920017300U (ko) 1992-09-17

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US3590131A (en) Electronic musical scale generator employing a single master oscillator
JP3181396B2 (ja) クロック発生回路
KR930004596Y1 (ko) 디지탈 데이타의 주파수 변환회로
KR19990017292A (ko) 가변 비정수배 분주회로
JP3649874B2 (ja) 分周回路
US6108393A (en) Enhanced prescaler phase interface
KR101042375B1 (ko) 디지털／주파수 변환기 및／또는 펄스 주파수 변조기를갖는 마이크로컨트롤러
US4508000A (en) Frequency-selectable signal generator
US3939643A (en) Crystal-controlled electronic timepiece with CMOS switching and frequency-dividing circuits
US4103184A (en) Frequency divider with one-phase clock pulse generating circuit
US4815114A (en) Elementary binary counter, synchronous binary counter and frequency divider in which said elementary counter is employed
US4081755A (en) Baud rate generator utilizing single clock source
KR200164990Y1 (ko) 50% 듀티의 홀수분주기
JPS601983B2 (ja) 分周回路
US4980655A (en) D type flip-flop oscillator
JPH067383Y2 (ja) クロック発生回路
SU1127097A1 (ru) Делитель частоты с переменным коэффициентом делени
JPH0237822A (ja) 分周回路
SU1418686A1 (ru) Генератор кода Гре
KR940008696Y1 (ko) 전자 악기의 휘일 인터페이스 회로
SU1552343A1 (ru) Цифровой синтезатор частот
KR20010058125A (ko) 인버터의 디지털 디밍용 발진회로
JPH09261015A (ja) 周波数可変のパルス波形発生回路
SU1714785A2 (ru) Формирователь случайных сигналов

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19910201

UA0201 Request for examination

Patent event date: 19910201

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19930625

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19931013

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19931119

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19931119

UR1001 Payment of annual fee

Payment date: 19951226

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19961223

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19971229

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19990630

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19991224

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20010629

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 20020703

Start annual number: 10

End annual number: 10

UR1001 Payment of annual fee

Payment date: 20030701

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 12

UR1001 Payment of annual fee

Payment date: 20040709

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee