KR930004451B1

KR930004451B1 - 전원전압 제어형 증폭기

Info

Publication number: KR930004451B1
Application number: KR1019900021193A
Authority: KR
Inventors: 황인욱
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1990-12-20
Filing date: 1990-12-20
Publication date: 1993-05-27
Also published as: KR920013883A

Abstract

내용 없음.

Description

전원전압 제어형 증폭기

제1도는 종래의 블럭 구성도.

제2도는 제1도는 전원전압 파형도.

제3도는 본 발명에 따른 블럭 구성도.

제4도는 제3도의 동작 파형도.

제5도는 제3도의 가변형 전원전압 공급부(90)의 일실시예의 구체회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 아나로그/디지탈 변환부 20 : 디지탈 신호 인터페이스부

30 : 디지탈 신호처리 프로세서 40 : 레벨 디스플레이부

50 : 지연회로 60 : 제1디지탈/아나로그 변환부

70 : 피크치 홀더부 80 : 제2디지탈/아나로그 변환부

90 : 가변형 전원전압 공급부 100 : 출력 전력 증폭부

Q1-Q3 : 트랜지스터 R1-R3 : 저항

D1 : 제너다이오드

본 발명은 전원전압 제어형 증폭기에 관한 것으로, 특히 디지탈(Digial)프로세싱(Processing)앰프(Amplifier) 또는 디지탈 서라운드(Surround) 증폭기등의 고음질 디지탈 음향기기의 증폭기에 있어서 전력 증폭회로에 인가되는 전원전압을 입력되는 신호의 크기에 따라 변화되도록 제어하는 회로에 관한 것이다.

현재 통상적인 음성 신호 증폭기의 전력 증폭회로는 그 동작 방식에 따라 A급, AB급, B급 증폭 회로로 나누어지며, 증폭직선성 및 고조파 의율면에서 A급 증폭회로가 특성이 우수하므로 음질면에서 A급 증폭회로가 가장 우수하다는 것이 공지의 사실로 되어 있다. 그러나 상기 A급 증폭회로는 전원효율의 문제 및 발열 문제가 있는 단점 즉, A급 증폭회로는 전원 효율이 최대 50%에 불과하며 입력신호가 없을때는 전원 전력이 모두 출력 트랜지스터에서 열로 소비되는 단점이 있기 때문에 고출력의 증폭 회로를 만들기가 어렵다. 그러므로 특성상 음질은 약간 열화되지만 전원 효율이 좋은 B급 또는 AB급증폭 회로가 많아 사용되고 있다.

한편 최근 디지탈 기술의 급속한 발단에 따라 CD(Compact Disc) DAT(Digital Audio Tape recorder) 또는 디지탈 서라운드 처리 및 디지탈 프로세싱 앰프가 출현하는 등 고음질화가 진행되는 추세에 변하여, 최종적으로 스피커를 구동하는 전력증폭회로에 상기한 B급 또는 AB등급 증폭된 회로를 사용한다면 상기 고음질 음향기기들이 충분히 재 성능을 발휘하지 못하게 되는 문제점이 있게 된다.

제1도는 종래의 디지탈 음향기기에서 통상적인 증폭기의 블럭구성도로서, 아나로그/디지탈변환(Analog to Ditial Conversion)부(1)와, 디지탈신호 인터페이스(Interface)부(2)와, 디지탈 신호처리 프로세서(Processor)(3)와, 레벨(Level) 디스플레이(Display)부(4)와, 디지탈/아나로그변환(Digital to Analog Conversion)부(5)와, 전원전압 공급부(6)와, 출력 전력증폭부(7)로 구성된다. 상기 제1도의 구성중 턴테이블(Turn table) 또는 튜너(Tuner)등으로부터 단자(11)를 통하여 입력되는 아나로그 신호는 아나로그/디지탈 변환부(1)에서 디지탈 신호 변환되어 디지탈 신호처리 프로세서(3)에 입력된다. 또한 CD, DAT등으로 부터 단자(12)를 통하여 입력되는 디지탈 신호는 디지탈 신호 인터페이스부(2)를 통하여 상기 디지탈 신호처리 프로세서(3)에 입력된다. 상기 디지탈 신호처리 프로세서(3)는 상기 아나로그/디지탈 변환부(1) 또는 디지탈 신호 인터페이스부(2)로 부터 입력된 디지탈 신호를 연산 처리하여 신호의 크기를 제어하거나 신호의 주파수 특성을 제어하여 D/A변환부(5)로 출력한다. 또한 상기 디지탈 신호처리 프로세서(3)는 연산 처리된 신호의 최대값을 레벨디스플레이부(4)로 출력하여 신호의 크기를 디스플레이시킨다. 그리고 상기 디지탈 신호처리 프로세서(3)에서 연산 처리되어 출력된 디지탈 신호는 디지탈/아나로그 변환부(5)에서 아나로그 신호로 변환되어 출력전력 증폭부(7)에 입력된다. 상기 출력 전력 증폭부(7)는 전원전압 공급부(6)로 부터 공급되는 전원전압에 의해 상기 아나로그 신호를 전력 증폭하여 스피커(SP)를 구동시킨다.

한편 상기한 출력 전력 증폭부(7)에 통상의 A급 증폭회로를 사용한다면 상기 출력전력 증폭부(7)의 출력 신호(So) 및 전원전압(B+,B-)의 파형은 제2도와 같이 된다. 즉, 상기 전원 공급부(6)로 부터 공급되는 전원전압(B+,B-)은 입력 음성 신호의 크기 변화에 관계없이 일정한 크기임으로 불필요한 전력소모가 생기게 되는 문제점이 있다.

따라서 본 발명의 목적은 고음질 디지탈 음향기기의 증폭기에 있어서, 전력 증폭회로를 A급 증폭 회로로 구성하여 고음질화를 추구할 수 있는 전원전압 제어형 증폭기를 제공함에 있다.

본 발명의 또다른 목적은 고음질 디지탈 음향기기의 증포기에 있어서, 전력 증폭회로를 A급 증폭 회로로 구성할시 증폭회로에 공급되는 전원전압을 입력되는 음성 신호의 크기에 따라 변화되도록 할 수 있는 전원전압 제어형 증폭기 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다. 제3도는 본 발명에 따른 블럭 구성도로서, 턴테이블 또는 튜너등으로 부터 입력되는 아나로그 음성 신호를 입력하는 아나로그 신호 입력단자(101)와, CD 또는 DAT등으로부터 입력되는 디지탈 음성 신호를 입력하는 디지탈 신호입력단자(102)와, 상기 아나로그 신호 입력 단자(101)를 통하여 아나로그 신호를 입력하여 디지탈 신호로 변환 출력하는 아나로그/디지탈 변환부(10)와, 상기 디지탈 신호 입력단자(10)를 통하여 디지탈 신호를 입력하여 인터페이싱하는 디지탈 신호 인터 페이스부(20)와, 상기 아나로그/디지탈 변환부(10)와 디지탈 신호 인터페이스부(20)에 접속되어 입력된 디지탈 신호를 연산 처리하며 신호의 최대값을 디지탈 레벨 데이타로 출력하는 디지탈 신호처리 프로세서(30)와, 상기 디지탈 신호처리 프로세서(30)에 접속되어 상기 레벨 데이타를 입력하여 신호의 크기를 디스플레이하는 레벨 디스플레이부(40)와, 상기 디지틀 신호처리 프로세서(30)에 접속되어 상기 레벨 데이타를 입력하여 신호의 크기를 디스플레이하는 레벨 디스플레이부(40)와, 상기 디지탈 신호처리 프로세서(30)에 접속되어 상기 연산 처리된 디지탈 신호를 입력하여 일정시간(Td)동안 지연시켜 출력하는 지연회로(50)와, 상기 지연 회로(50)에 접속되어 상기 지연 출력 디지탈 신호를 아나로그 신호로 변환하여 출력하는 제1 디지탈/아나로그 변환부(60)와, 상기 디지탈 신호처리 프로세서(30)에 접속되어 상기 레벨 데이타를 입력하여 입력된 레벨 데이타 중 피크(Peak)치 레벨 데이타를 일정시간(Th)동안 홀드(Hold)하여 출력하는 피크치 홀드부(70)와, 상기 피크치 홀드부(70)에 접속되어 상기 피크치 홀드부(70)에서 출력되는 레벨 데이타를 아나로그 레벨신호로 변환하여 출력하는 제2 디지탈/아나로그 변환부(80)와, 상기 제2 디지탈/아나로그 변환부(80)에 접속되어 상기 아나로그 레벨신호에 따라 전원전압을 가변하여 출력하는 가변형 전원전압 공급부(90)와, 상기 제1 디지탈/아나로그 변환부(60)와 상기 가변형 전원전압 공급부(90)에 접속되어 상기 제1 디지탈/아나로그 변환부(60)에서 출력되는 아나로그 음성 신호를 상기 가변형 전원 공급부(90)로 부터 입력되는 가변 전원전압으로 전력 증폭하여 스피커(SP)를 구동시키는 출력전력 증폭부(100)로 구성된다.

제4도는 제3도의 각 부분의 동작파형도이다.

이하 본 발명에 따른 제3도 동작에를 제4도의 동작 파형도를 참조하여 상세히 설명한다. 지금 아나로그 신호 입력단자(101)를 통하여 턴테이블 또는 튜너 등으로 부터 아나로그 음성 신호가 아나로그/디지탈 변환부(10)에 입력되거나, CD 또는 DAT등으로부터 디지탈 신호 입력단자(102)를 통하여 디지탈 음성신호가 디지탈 신호 인터페이스부(20)에 입력되면, 상기 아나로그/디지탈 변환부(10)에 입력되는 아나로그 음성 신호는 디지탈 신호로 변환되어 디지탈 신호처리 프로세서(30)에 입력된다. 또한 상기 디지탈 신호 인터페이스부(20)에 입력되는 디지탈 음성 신호는 인터페이싱되어 디지탈 신호 처리 프로세서(30)에 입력된다. 상기 디지탈 신호 처리 프로세서(30)는 상기 아나로그/디지탈 변환부(10)에서 출력되는 디지탈 음성 신호 또는 상기 디지탈 신호 인터페이스부(20)에서 출력되는 디지탈 음성 신호를 입력하여 연산처리함으로써 톤(Tone), 볼륨(Volume)처리 등을 하여 지연회로(50)로 출력하며, 연산 처리된 신호의 최대값을 디지탈 레벨데이타로서 레벨 디스플레이부(40)와 피크치 홀드부(70)로 출력한다.

이때 상기 디지탈 신호처리 프로세서(30)로 부터 출력되는 디지탈 음성 신호의 파형을 아나로그 신호값으로 환산하여 일예를 들면 제4(a)도와 같이 된다. 또한 상기 디지탈 신호 처리 프로세서(30)로부터 출력되는 디지탈 레벨 데이타의 파형은 제4(b)도와 같이 상기 연산 처리된 디지탈 음성 신호의 크기가 된다. 그리고 상기 지연회로(50)는 아나로그 신호값으로 환산하면 제4(a)도와 같이 되는 상기 디지탈 신호처리 프로세서(30)의 출력인 디지탈 음성 신호를 제4(c)도와 같이 일정시간(Td)동안 지연시켜 제1 디지탈 아나로그 변환부(60)로 출력한다. 그러므로 상기 일정 시간(Td)동안 지연된 디지탈 음성은 상기 제1 디지탈/아나로그 변환부(60)에서 아나로그 음성 신호로 변환되어 출력전력증폭부(100)에 입력된다.

또한 상기 피크치 홀드부(70)는 상기 디지탈 신호 처리 프로세서(30)에서 출력되는 제4(b)도와 같은 레벨 데이타를 입력하여 제2 디지탈/아나로그 변환부(80)로 출력한다. 이때 입력된 레벨 데이타중 피크치의 레벨 데이타를 제4(d)도와 같이 일정시간(Td)동안 지연시켜 제2 디지탈/아나로그 변환부(80)로 출력하게 된다.

상기 제2 디지탈 아나로그 변환부(80)는 상기 피크치 홀드부(70)로 부터 입력되는 레벨 데이타를 아나로그 레벨 신호로 변환하여 가변형 전원전압 공급부(90)로 출력한다. 그러므로 상기 가변형 전원전압 공급부(90)는 상기 아나로그 레벨 신호의 크기 변화에 따라 전원전압을 가변시켜 출력 전력 증폭부(100)로 출력한다. 따라서 상기 출력 전력 증폭부(100)에 입력된 상기 아나로그 음성 신호의 크기에 따라 전원전압의 크기도 변하게 된다. 이때 상기 출력 전력 증폭부(100)의 출력 신호(So)와 사이 가변형 전원전압 공급부(90)로 부터 가변되어 입력되는 전원전압(B+,B-)의 파형을 나타내면 제4(f)도와 같다. 즉, 디지탈 신호처리 프로세서(30)로 부터 출력되는 레벨 데이타가 크면 상기 디지탈 신호처리 프로세서(30)에서 출력되어 지연회로(50)를 거쳐 제1 디지탈/아나로그 변환부(60)에 입력되는 디지탈 음성 신호의 크기가 큰 경우이므로 전원전압(B+,B-)을 높여주고, 레벨 데이타가 작으면 디지탈 음성 신호의 크기가 작은 경우이므로 전원전압(B+,B-)을 낮추도록 하는 것이다. 이때 가변형 전원전압 공급부(90)의 응답성이 늦으면 출력 전력 증폭부(100)에서 증폭되어지는 음성 신호보다 전원전압(B+,B-)이 낮게 되어 음성 신호를 충실히 증폭할 수 없는 문제가 발생되므로, 전원전압 공급부(90)으 응답 이후에 음성 신호가 출력전력 증폭부(100)에 인가되도록 하기 위해 상기 디지탈 신호 처리 프로세서(30)의 출력 디지탈 음성 신호를 지연회로(50)로서 제4(c)도와 같이 일정기간(Td)동안 지연시키는 것이다. 그리고 상기 지연된 음성 신호 데이타가 제1 디지탈/아나로그 변환부(60)에서 아나로그 음성 신호로 변환되어 출력전력 증폭부(100)에 입력되도록 함으로써 작아질때는 음성신호보다 늦게 전원전압(B+,B-)이 하강하도록 함으로써 음성 신호가 안정된 전원전압(B+,B-)내에서 최대의 전원 효율로서 증폭이 되도록 하는 것이다.

한편 제5도는 제3도의 구성중 가변형 전원전압 공급부(90)의 일실시예의 구체회로도로서, 상기 제2 디지탈/아나로그 변환부(80)의 출력단에 접속되어 아나로그 레벨 신호를 입력하는 레벨 신호 입력단자(201)와, 전원전압 입력하는 전원전압 입력단자(202)와, 상기 레벨 신호 입력단자(201)에 일단이 접속되는 저항(R1)과, 상기 저항(R1)의 타단에 베이스 단자가 접속되고 에미터 단자가 접지되는 트랜지스터(Q1)와 상기 트랜지스터(Q1)의 콜렉터 단자와 상기 전원전압 입력단자(202) 사이에 접속되는 저항(R2)과, 상기 트랜지스터(Q1)의 콜렉터 단자에 베이스 단자가 접속되는 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 에미터 단자에 캐소드(Cathode)가 접속되고 애노드(Anode)가 접지되는 최소전압 설정용 제너 다이오드(D1)와, 상기 전원전압 입력단자(202)와 상기 트랜지스터(Q2)의 콜렉터 단자 사이에 접속되는 저항(R3)과, 상기 전원전압 입력단자(202)에 콜렉터 단자가 접속되고 상기 트랜지스터(Q2)의 콜렉터 단자에 베이스 단자가 접속되어 베이스단자에 입력되는 전압의 변화에 따라 상기 전원전압을 가변시켜 에미터 단자로 출력하는 트랜지스터(Q3)로 구성된다.

이하 제5도의 동작예를 상세히 설명한다.

지금 레벨 신호 입력단자(201)를 통하여 제3도의 제2 디지탈/아나로그 변환부(80)로 부터 입력되는 레벨신호가 커지면 트랜지스터(Q1)의 베이스단자 전압이 높아지므로 트랜지스터(Q1)의 콜렉터-에미터간 저항이 낮아진다. 그러므로 전원전압 입력단자(202)를 통하여 저항(R2)에 의해 트랜지스터(Q1)의 콜렉터에 인가된 전압이 낮아지게 되고, 이에 따라 트랜지스터(Q2)의 콜렉터-에미터간 전압이 증가하여 트랜지스터(Q1)의 베이스 단자 전압이 상승한다. 또한 상기 트랜지스터(Q3)의 베이스단자 전압이 상승함에 따라 트랜지스터(Q3)의 에미터 단자 전압도 상승하게 되므로 가변 전원전압공급부(90)의 출력 전원전압이 높아지게 된다.

한편 제너 다이오드(D1)는 음성 신호가 입력되지 않거나 미소하여 제2 디지탈/아나로그 변환부(80)의 출력이 "로우" 상태가 될 때 소정크기의 전원전압이 출력 전력 증폭부(100)에 공급되도록 하여, 제4(f)도와 같이 상기 출력 전력 증폭부(100)가 동작할 수 있는 최소 전압(Bt)이하로 전원전압이 공급되는 것을 방지하는 역할을 한다. 즉, 상기 제2 디지탈/아나로그 변환부(80)의 출력이 "로우" 상태가 되면 트랜지스터(Q1)는 "오프"상태가 되며, 트랜지스터(Q2)의 베이스 단자에는 저항(R2)을 통해 입력 전원전압이 직접 공급되므로 트랜지스터(Q2)가 완전한 "온" 상태가 된다. 상기 트랜지스터(Q2)가 "온"되면 트랜지스터(Q3)의 베이스 단자에 제너 다이오드(D1)의 전압이 인가되므로 트랜지스터(Q1)의 에미터 단자에서는 제너 다이오드(D1)의 전압 정도의 전원전압이 출력된다. 이때의 전원전압(B+,B-)이 출력 전력증폭부(100)에 공급되는 제4(f)도와 같은 최소 전원전압(Bt)이 되는 것이다.

상술한 바와 같이 본 발명은 고음질 디지탈 음향기기의 증폭기에 있어서, 증폭회로에 공급되는 전원전압을 입력되는 음성 신호의 크기에 따라 변화되도록 함으로써 전력 증폭 회로를 A급 증폭회로로 구성할시 전원 효율을 높이며 발열을 방지할 수 있으므로 고음질 디지탈 음향기기의 고음질화를 실현할 수 있는 이점이 있다.

Claims

아나로그 형태의 음성 신호를 입력하여 디지탈 음성 신호데이타로 변환 출력하는 아나로그/디지탈 변환부(10)와, 디지탈 형태의 음성 신호 데이타를 입력하여 인터페이싱을 하여 출력하는 디지탈 신호 인터페이스부(20)와, 상기 아나로그/디지탈 변환부(10)와 디지탈 신호 인터페이스부(20)에 접속되어 입력된 디지탈 음성 신호데이타를 연산 처리하여 출력하며 연산처리된 신호의 최대값을 디지탈 레벨 데이타로 출력하는 디지탈 신호처리 프로세서(30)를 구비한 전원전압 제어형 증폭기에 있어서, 상기 디지탈 신호처리 프로세서(30)에 접속되어 상기 연산 처리된 디지탈 신호를 입력하여 일정시간(Td)동안 지연시켜 출력하는 지연회로(50)와, 상기 지연 회로(50)에 접속되어 상기 지연 출력 디지탈 신호를 아나로그 신호로 변환하여 출력하는 제1 디지탈/아나로그 변환부(60)와, 상기 디지탈 신호처리 프로세서(30)에 접속되어 상기 레벨 데이타를 입력하여 입력된 레벨 데이타중 피크치 레벨 데이타를 일정 시간(Th)동안 홀드하여 출력하는 피크치 홀드부(70)와, 상기 피크치 홀드부(70)에 접속되어 상기 피크치 홀드부(70)에서 출력되는 레벨 데이타를 아나로그 레벨신호로 변환하여 출력하는 제2 디지탈/아나로그 변환부(80)와, 상기 제2 디지탈/아나로그 변환부(80)에 접속되어 상기 아나로그 레벨 신호에 따라 전원전압을 가변하여 출력하는 가변형 전원전압 공급부(90)와, 상기 제1 디지탈/아나로그 변환부(60)와 상기 가변형 전원전압 공급부(90)에 접속되어 상기 제1 디지탈/아나로그 변환부(60)에서 출력되는 아나로그 음성 신호를 상기 가변형 전원 공급부(90)로 부터 입력되는 가변 전원전압으로 증폭하여 출력전력 증폭부(100)로 구성됨을 특징으로 하는 전원전압 제어형 증폭기.
제1항에 있어서, 가변형 전원전압 공급부(90)가 상기 제2 디지탈/아나로그 변호나부(80)의 출력단에 접속되어 아나로그 레벨 신호를 입력하는 레벨 신호 입력단자(201)와, 전원전압을 입력하는 전원전압 입력단자(202)와, 상기 레벨 신호 입력단자(201)에 일단이 접속되는 저항(R1)과, 상기 저항(R1)의 타단에 베이스단자가 접속되고 에미터 단자가 접지되는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 콜렉터 단자와 상기 전원전압 입력단자(202) 사이에 접속되는 저항(R2)과, 상기 트랜지스터(Q1)를 콜렉터 단자에 베이스 단자가 접속되는 트랜지스터(Q2)와 상기 트래지스터(Q2)의 에미터 단자에 캐소드가 접속되고 애노드가 접지되는 최소전압 설정용 제너 다이오드(D1)와, 상기 전원전압 입력단자(202)와 상기 트랜지스터(Q2)의 콜렉터단자 사이에 접속되는 저항(R3)과, 상기 전원전압 입력단자(202)에 콜렉터 단자가 접속되고 상기 트랜지스터(Q2)의 콜렉터 단자에 베이스 단자가 접속되어 베이스 단자에 입력되는 전압의 변화에 따라 상기 전원전압을 가변시켜 에미터 단자로 출력하는 트랜지스터(Q3)로 구성됨을 특징으로 하는 전원전압 제어형 증폭기.