KR930002351B1

KR930002351B1 - 돗트프린터에있어서의더블바이트문자인자방법

Info

Publication number: KR930002351B1
Application number: KR1019850000068A
Authority: KR
Inventors: 료조 오오니와
Original assignee: 도교 덴기 가부시기가이샤; 스미노 싱이찌로
Priority date: 1984-01-07
Filing date: 1985-01-09
Publication date: 1993-03-29
Also published as: JPS60149471A; EP0149472A3; KR850005644A; EP0149472B1; US4887226A; EP0149472A2; DE3582893D1

Abstract

내용 없음.

Description

돗트 프린터에 있어서의 더블 바이트 문자 인자 방법

도면은 본 발명의 실시예를 표시한 것으로,

제 1도는 블록도,

제2도는 인자 정보의 설명 구성도,

제3도는 DL,SPL,PL의 관계를 표시한 설명도,

제4도는 인자 데이터의 설명 구성도,

제5도는 피드 데이터의 설명 구성도,

제6도는 타이밍 챠트,

제7도는 기본 동작을 표시한 프로어 챠트,

제8도는 프린터 법퍼의 내용을 표시한 설명 구성도,

제9도는 버리어플 스페이스의 경우의 내용을 표시한 설명 구성도,

제10도(a)(b)는 구체적 프린터 법퍼의 내용을 표시한 설명 구성도,

제11도는 RAM 매프,

제12도 내지 제15도는 프로어 챠트,

제16도는 캐래지에네의 내용을 표시한 설명도,

제18도 및 19도는 확대 방식을 표시한 설명 구성도,

제20도는 언더라인이 붙은 더불 바이트 문자의 인자예를 표시한 설명도,

제21도는 프로어 챠트이다.

[발명의 기술 분야]

본 발명의 돗트 프린터에 있어서의 더블 바이트 문자 인자 방법에 관한 것이다.

[발명의 기술적 배경 및 그 문제점]

일반적으로, 돗트 프린터에 있어서는 N개의 헤드핀을 세로로 병렬한 헤드를 주주사 방향으로 이동시키면서, 캐랙터 제네레이터에 격납되어 있는 인자할 문자의 돗트 데이터에 의거하여 각 헤드핀을 선택동작 시켜서 인자하는 것이고 워드 프로세서 등에 있어 사용된다. 이경우 인자할 문자중, 어떤 문자를 두드리게 하기위해 문자를 가로 방향으로 확대할 배각 문자의 처리가 알려져 있다. 또 문자를 두드리게 하기 위해 문자의인자 형태로써는 세로 가로를 확대할 더블 바이트 문자가 있다 그런데 종래의 돗트 프린터에 있어서는 더블 바이트 문자를 인자할 수 있는 것은 대체로 없으며, 인자 문자의 형태의 다양성에는 결함이 있는 것이다. 이점 종래 방식에서 더블 바이트 문자 인자를 가능하게 한다해도 캐랙터 제네레이터의 처리에 의한 것외는 없으며, 특정문자에 한정할뿐 아니라, 큰 메모리를 필요로 함에따라, 결국 용이하게 범용성을 갖고 더블 바이트 문자의 인자를 할 수는 없는 것이다.

한편, 언더라인에 눈을 돌려보면, 통상의 문자만이 아니고 더블 바이트 문자라 해도 언더라인의 인자가 필요할 경우가 있다. 이 언더라인 인자 신호는 문자의 돗트 데이터와는 별개로 주는 것이며, 종래의 생각방식에 의하면, 어떠한 문자 인자라 할지라도 언더라인은 동일 상태에서 인자하게 된다. 이결과, 더블 바이트 문자의 경우를 생각하면, 문자 자체는 2배로 확대되나, 언더라인은 한개의 핀에 의하여 인자되는 것뿐이고, 확대된 문자에 비하여 작고 전체로써 언밸런스한 인자 상태가 되는 것이다.

[발명의 목적]

본 발명은 이런 점을 감안하여 이루어진 것으로, 캐랙터 제네레이터에 격납된 통상의 문자를 임의로 또는 용이하게 더블 바이트 문자로써 인자할 수가 있음과 동시에 언더라인 인자가 요구될 경우에는 더블 바이트문자와의 밸런스가 잡혀진 언더라인 인자를 할 수 있는 돗트 프린터에 있어서의 더블 바이트 문자 인자 방법을 제공함을 목적으로 한다.

[발명의 개요]

본 발명은 더블 바이트 문자의 인자가 요구될 경우에는, 캐래지에네의 돗트 데이터를 그대로 사용하면서 상하 두 분할하여 상하 2배로 확대하는 빗트 처리하여, 상·하단 2회의 인자에 의하여 임의 문자를 더블 바이트 문자로써 인자할 수가 있고 이때, 언더라인 인자가 요구되면, 하위측 2개의 핀으로 언더라인 인자를 하므로써 더블 바이트 문자와의 균형이 잡힌 언더라인 인자가 되도록 구성한 것이다.

[발명의 실시예]

본 발명의 실시예를 도면에 따라 설명하면, 먼저, 제1도는 돗트 매트릭스 프린터의 블록 다이아그램을 나타낸 것으로, 그 기본 동작을 포함하여 설명한다. 기본적으로는 CPU1와 CPU2등이 데이터 버스랫치 3을 경계로 하여 형성되어 있으며, 호스트 CPU에서 시리얼 인터페이스 4 또는 파라렐 인터페이스 5를 통하여 보내온 인자 데이터는 CPU1에 의하여 RAM 6에 일시적으로 격납된다. 그리고 받은 인자 데이터에 의거하여 편집 처리를 하고 인자 조건에 도달했을때 인자 데이터를 데이터 버스 랫치 3에 서입하여 인자 동작을 개시한다. 그러므로 CPU1에는 RAM 6외에, 어드레스 데코더 7, ROM 8, 캐래지에네용의 ROM 9, 어드레스 버스랫치 10, I/O포트 11이 접속되어 있다. 이 I/O포트 11에는 딥 스위치 12, 라인피드 스위치 13, 포옴피드(페이지 보냄) 스위치 14, 온라인 스위치 15, 오프라인 스위치 16,(스위치 15,16은 R-S 프립프롭 17 개재에 의한)등의 상태가 입력되어 있다.

한편, CPU2는 데이터 버스랫치 3에 랫치된 데이터를 근거하여 헤드 드라이버 18에 의하여 헤드 19를 구동시킴과 동시에, 데이터 랫치 20을 통하여 각각 드라이버 21,22에 의하여 캐릿지 모터 23, 종이 보냄모터24를 구동시키는 것이다 이 모터 23,24는 모두 스텝핑 모터이다. 이 CPU2에는 홈 포지숀 스위치 25, 라이트(Right) 포지숀 스위치 26으로 부터의 신호도 입력되어 있다.

한편, 27은 CPU1, CPU2, 프립프롭 17에 대한 리셋트 회로이다.

이에 의하여 CPU1에서 보내는 데이터는 데이터 버스랫치 3에 일시적으로 랫치되고 이것이 CPU2의 INT단자에 알려주면 CPU2는 데이터 버스랫치 3에 서입된 내용을 독취한다. 이때, CPU2의

단자에서 리드출력이 이루어져 데이터 버스 랫치 3이 크리어 됨과 동시에 CPU1에 INT2신호로써 크리어 되었음을 알리게 된다 이 CPU2와의 데이터 전송(轉送)은 인자정보, 인자데이터, 피드데이터가 주이나, 기타 스텝핑 모터 23,24를 움직이게 하기 위한 스로어 엎 정수, 스로어 다운 정수나 그 속도나 홈 포지숀 스위치 25에서 0컬럼 눈금 까지의 거리수나 헤드 19의 통전 시간의 기본적 제정수도 전원 투입후의 초기 설정용으로써 보내지게 된다.

여기서 슬렙 CPU와의 데이터 전송 방향은 CPU1에서 데이터 버스랫치 3을 통하여 CPU2에 보내지는 것이나, 이 데이터 전송 방법을 제2도 내지 제5도에 의하여 설명한다 먼저 인자 정보인네, 제2도시와 같이 PL,DL,SPL,TCO로 된다 이 TCO는 인자속도, 인자 방향에 대하여 1바이트의 정보이고, 그 빗트 포지숀 BP₁,BP₀에 대하여,01일때 10cpi(고속),10일때 12cpi(중속),11일때 16.7cpi(저속)이 되는 것이다.

또 빗트 포지숀 BP₄는 0일때 좌→우 방향의 인자,1일때 우→좌 방향의 인자를 하는 것이다. 다음에 SPL(Space Length)는 0컬럼의 위치에서 인자 데이터가 있을때까지의 길이를 표시하며 아무것도 인자하지않는 부분의 길이를 표시하는 정보이다. 그리고 PL(Print Length)는 인자 데이터가 들어가 있는 길이를 표시하며, 헤드 출력을 ON/OFF시키는 길이를 표시한 정보이다.

또 DL(Data Length)는 캐릿지의 충 이동량의 길이를 표시하며 제3도시와 같이 DL=SPL)+PL에 의하여 인자하는 최소한의 동작을 표시한다. 실제로는, CPU2는 스로어 엎/스로어 다운의 필요 펄스수를 가하여 스로어 엎 또는 스로어 다운의 동작을 시키면서 캐릿지 모터 23을 동작시킨다. 이들 SPL,PL,DL는 허브 돗트 단위로써 2바이트의 정보로써 구성되어 있다 이러한 7바이트의 인자정보 PL,DL,SPL,TCO를 CPU2에 보냄에 따라 캐릿지 모터 23의 동작을 콘트롤한다.

다음에 인자 데이터인바, 제4도시와 같이 Pre information Data와 Dot Data와의 2바이트로써, 1회분의 인자 데이터로 보여지도록 구성되어 있다. 이 Pre information Data에는 PWK(Print Work Register) 14의 내용이 출력되며 Dot Data에는 PWK 15의 내용이 출력되는 것이다. 여기서 제4도는 헤드 19의 9개의핀 P₁-P₉와 PWK 14,15와의 대응 관계를 포함하여 표시한 것이다, 예 : 핀 P₁-P₉의 모두를 인자할 경우에는 Pre information Data로써 08 H(첨자(添字)는 헥사, 즉 16진법임을 표시한다 이하 같음), Dot Data로써 FF H를 PWK 14,15에서 보냄으로써 실행된다. 더욱이 실제의 인자는 캐릿지 모터 23이 동작하여 헤드 19가 해당위치에 도달했을때 핀 P₁-P₉모두는 온하는 것이고, 따라서 캐릿지 모터 23이 움직이기전에 상술한 TCO등의 인자 정보가 보내진다. 한편 PWK의 BP₃=0(즉 00 H)일때에는 핀 P₉에 의한 인자는 하지 않는다.

또 피드 데이터(Feed Data)는 종이의 순서적 보냄/역 보냄의 정보와 피드 펄스수 N/144(144는 미리 정해진 수)등을 포함하는 것이다. 제5도에 있어서 빗트 포지숀 BP₀-BP₅가 N/144의 피드 펄스수에 대한 정보 영역이며 또 BP₆=0이면 순차 보냄이고 BP₆=1이면 역으로 보냄이 되도록 설정되어 있다. 지금 예 : 라인피드 스위치 13을 눌렀을때 1/6인치의 순방향인자가 1회 실행되었다고 한다. 이것을 CPU1은 I/O포트 11을 통하여 라인피드 스위치 13을 검지하고 ROM 8의 플로그램에 의하여 RAM 6등을 사용하여 데이터 버스랫치 3에 18 H(즉, 24펄스에 상당한다)로 서입, 이에 의하여 CPU2는 순방향의 1/6(=24/144)인치의 종이 보냄을 실행하는 것이다.

다음에, CPU1과 CPU2와의 데이터 전송의 타이밍 챠트를 제6도에 표시한다 이것은 일예로써, SPL=0이고 DL=PL의 경우를 표시한다. 먼저 CPU2의 INT1신호는 SPL의 기간에는 발생하지 않고 PL영역이 되어 비로소 발생하고 Dot Data를 CPU1에 요구한다. 또 INT1신호의 입상으로 Pre information Data(즉 PWK 14의 내용)을 요구하고 CPU1은 Pre information Data를 PWK 14에서 데이터 버스랫치 3에 출력하여 랫치한다. 그후 어느 기간을 거쳐 CPU2는 이것을 독입

출력이 되어 데이터 버스 랫치가 크리어된다. 동시에 INT2신호가 입상하면, 그 직후의 압하에 의하여 Dot Data를 PWK 15에서 출력한다. 이러한 사이클은 1허브 돗트 사이클 TA의 기간중에 1허브 돗트의 처리로써 이루어져 CPU2에서 즉석으로 헤드 19의 ON/OFF가 실행된다.

한편, 제7도는 본 실시예의 돗트 프린터의 기본 플로그램을 표시한 푸로어 챠트이다. 먼저 전원 투입후에, RAM 6이 크리어되고 하드웨어나 디프 스위치 12등의 검지가 이루어져 초기 설정이 이루어진다. 그리고 CPU2에 캐릿지 모터 23의 속도, 슬로어 엎/슬로어 다운 정수등의 파라메터를 셋트하게되나, 본 실시예에서는 저속용 파라메터를 1로하고 고속용 파라메터를 파라메터 2로 하는 것이고, 초기 설정후는 파라메터2에 셋트된다. 다음에 온라인이면 호스트 CPU에서 파라렐 인터페이스 5를 통하여 데이터를 수신한다. 그리고 수신한 데이터를 데이터 편집 루틴(Routine)에 의하여 편집처리하고, 인자 조건이되면, 인자 동작을 시키기 위한 인자루틴(Print) 종이보냄루틴(Feed)을 실행한다. 한편 오프라인에 있어서는, 라인피드 스위치 13이나 포옴피드 스위치 14가 온하고 있으면, 이에 맞추어 1행 보냄이나, 페이지 보냄의 FEED 처리가되며, 또 시리얼 인터페이스 4가 유효하면 데이터 수신의 처리를 한다.

여기서 제7도중의 데이터 편집 루틴으로 편집된 데이터의 형태에 대하여 제8도에 의하여 설명한다. 기본적으로는 최상단에 표시한 바와 같이 프린트 버퍼 톱엎 어드레스 PBUFT와 프린트 버퍼 앤드 어드레스 PBUFT와의 사이에 펀집된 데이터가 적입되는 것이고, 제2단에 그 기본 체계를 표시한다. 즉 프린트 버퍼 톱 어드레스 PBUFT에서 프리 인포메이손 Pre₁-Pre₄를 적입하여, 구체적 문자의 데이터를 적입···최후에 4개의 00 H로 표시하는 앤드마크를 적입하여 편집을 끝내는 것이다. 여기서 프리 인포메이숀 Pre 1은 바이트의 정보이고, 구체적으로는 X1 H로써 Bold, X2 H로 에론게이숀(확대), X4 H로써 언더라인, X8 H로써 바리어블 스페이스(스페이스 길이이며, 언더라인 지령일때는 문자가 없어도 언더라인을 인자한다) 1X H로써 2패스(동일 데이터의 2회인자)가 되도록 설정되어 있다.

또 프리 인포메이숀 Pre 2는 캐랙터 제네레이터에 관한 1바이트의 정보이다. 구체적으로는 X0_H=USASCII, X1_H= SWE/FIN, X2_H=DAN/NOR, X3_H= GER, X4_H= BRITISH, X5_H= ITA, X6_H= FRENCH/BEL, X7_H=SPANISH가 되도록 설정되어 있다. 한편,0X_H=STAN ASCII, 1X_H=NLQ(Near Letter Quality) Prop., 2X_H=NLQ Mon., 3X_H=Block가 된다. 프리 인포메이숀 Pre 3는 문자의 크기등에 관한 1바이트의 정보이고, 01 H=서보스크립트(1화 같은 소문자), 02 H=슈퍼 스크립트(1와 같은 소문자), 04 H=더블 바이트 문자, 08 H=인터릭크 문자가 되는 것이다. 또 프리 인포메이숀 Pre 4는 1바이트의 렝스(LENGTH) 카운터이다.

또 참고로써 바리어블 스페이스의 경우에는, 제9도시와 같이 Pre 1로써 08 H을 지정하여 Pre 3후의 2바이트의 LENGTH 카운터에 스페이스를 적입하는 것이고 이 카운터 좌측 L1 바이트는 256행 이하의 하위의 것, 우측 H 바이트는 256행 이상의 상위의 것을 표시한다. 예 카운터를 08 H, 00 H로 설정하면, 전체로써 0008 H가 되는 것이고 스페이스 8개를 의미한다.

지금 일예로써 스탠다드 아스키 문자의 「j」「t」의 2문자를 인자할 경우를 생각한다. 통상의 경우와 같은 인자이면 제9도(a)에 표시한 바와 같이 프린트 버퍼 톱 어드레스 PBUFT에서 Pre 1=00H, Pre 2=00H, Pre 3=00 H, Pre 4=02 H를 적입, 데이터로써 아스키 코드에 의하여 「j」=6A H,「t」=74 H를 적입한다.

한편, 본 반명의 대상으로 하는 언더라인이 달린 더블 바이트 문자로써 인자하는 경우에는 동도면(b)에 표시한 바와같이 Pre 1=04 H, Pre 2=00 H, Pre 3=04 H, Pre 4=02 H를 적입하여 데이터로써 「j」≠6A H,「t」=74 H를 적입하게 된다.

이와같이 하여 데이터 편집이 끝나면 인자조건이 되며 제12도에 표시한 PRINT의 루틴, 제13도에 표시한 PRINT 1의 서브 루틴에 이행하여 인자하게 된다. 한편, 제11도는 상술한 PL,SPL,PWK14,PWK15등을 포함하여 이테릭 문자, 더블 바이트 문자의 인자를 위해 사용되는 RAM 매프를 표시하는 것이다. 먼저 제12도의 푸린트 루틴인바, 이것은 이테릭 문자의 처리를 고려한 것이다.

즉, 본 실시예의 돗트 프린터에 있어서는 상세히 설명하지 않으나, 이톄릭 문자의 처리를 빗트 처리로 이루어지는 것으로 그 처리 시간이 걸림으로 제6도에 표시한 1허브 톱 사이클의 기간 T_A를 길게하고 이테릭처리를 완전하게 할 수 있도록 피드 챈지를 하여 저속으로 하는 것이다(파라메터 1이 저속용이다). 특히, NLQ의 푸로포쇼널 문자를 인자할 경우에는 푸로포쇼널 위치의 어드레스 계산등을 하는데 시간이 걸림으로, 저속용 파라메터 1을 CPU2에 보내고, PRINT1의 서보루틴에 날아서 실행하는 것이다. 즉 NLQ의 푸로포쇼널 문자의 경우만, 사이클 TA의 시간을 바꾸지 않으면 이테릭 처리가 시간적으로 닿지 않기 때문에 저속화하고 있는 것이다. 구체적으로는 데이터 편집 루틴으로 NLQ의 푸로포쇼널 언자에 들어갔을 때 스피드 챈지 프래그를 셋트하여 스로우 스피드 프래그를 셋트한다. 한편, NLQ의 푸로포쇼널 인자에서 빠져나올때는, 스피드 챈지 프래그를 셋트하고 스로우 스피드 프래그를 리셋트하고 있으므로 파라메터의 전송 회수는 최소한이 된다. 따라서 본 발명 대상의 더블 바이트 문자 인자에 있어서는 파라메터 2 그대로이다.

그리고 제13도의 PRINT 1의 서브루틴인바, 이것도 전반은 이테릭 문자의 처리를 고려한 것이다. 즉, 프린트 하기전에 이테릭 버퍼 포인트 IBUFP를 9에 설정한다. 그리고 이테릭 버퍼 IBUF 1-IBUF 9를 크리어한다. 다음에 프린트용 워크 버퍼 PWK 0-PWK 31을 크리어한 후, CPU 2에 인자정보 TCO,SPL,PL,DL를 전송한다. 그리고 프린트 스타트 프래그를 셋트하고 데이터 버스랫치 3에 더미 데이터를 출력한다. 이 출력에 의하여 인자가 개시된다. 여기서 데이터 수신과 캐릿지 모터 23은 포옴 포지숀 스위치 25나라인 포지숀 스위치 26을 검지한때는 에라 상태이나, 이 캐릿지 모터 23의 에라를 검지하는 루틴, 프린트 앤드 프랙이 일어나는 것을 첵크하는 루틴을 루푸한다. 이 루푸를 하고 있는 사이에 INT 1처리 또는 INT2처리의 루틴이 할입(割

)하여 인자동작을 한다.

따라서 상술한 제6도는 프린트 스타트 프래그를 셋트한 후 CPU 2에 더미 데이터를 출력하여 인자가 실행될 CPU 1과 CPU 2의 데이터 전송 타이밍을 표시하는 것으로 한다. 인자의 실행이 끝나는 것은 INT 2처리에 의하여 프린트 엔드 프래그가 셋트될때이다.

이리하여 INT 1의 처리 루틴을 제14도에, INT 2의 처리 루틴을 제15도에 표시한다. 먼저, 제13도의 PRINT 1의 루틴에 있어서의 CPU 2에의 더미 데이터 출력에 의하여 INT 2신호가 들어가면, 제15도의 INT 2처리 루틴에서는 프린트 프래그가 일어서지 않으며, 프린트 스타트 프래그가 입상하고 있으므로 프린트 스타트 프래그는 리셋트되고 프린트 프래그가 셋트되어 데이터 훼치 프래그가 리셋트되게 된다. 여기서 데이터 훼치 프래그는 제10도(a) 또는 (b)에서 표시한 바와 같이 프린트 버퍼로 XX H이탄 문자가 처음 나타났을 때, 이 XX H의 캐랙터 제네레이터의 어드레스를 구할때에 셋트된다. 즉, 문자가 변화할때마다 데이터 훼치프래그가 셋트하게 된다. 지금 이 시점에서는 제10도에 표시한 6A H(=「j」)의 캐랙터 제네레이터의 어드레스를 구하기 위한 계산 루틴에 의하여 6A H의 캐랙터 제네레이터의 어드레스를 PWK 8,PWK 9에 셋트한다 이것은 제16도에 있어서 A로 표시한 부분의 어드레스를 PWK 8,9에 셋트한다는 말이다. 다음에 돗트 데이터 취출 루틴에 의하여 6A H의 문자가 들어가서 INT 2의 할입이 들어간 회수를 컬럼 카운터로써 PWK에 격납한다.

따라서 지금 인자할 캐랙터 제네레이터의 데이터는 (PWK 8,9)+(PWK 28)의 어드레스라 하게 된다. 이와같이 하여 ITN 2의 할입에 맞추어 돗트 데이터 취출 루틴으로 취출하고, PWK 14,PWK 15에 돗트데이터를 격납한다. 이 돗트 데이터 취출 루틴은 이론게이숀 루틴, NLQ 루틴, 블록루틴, 핀글러 픽크 루틴 등 많이 갈라져서 여러가지 문자를 인자할 수 있도록 만들어져 돗트 데이터를 최종적으로 PWK 14,PWK 15에 격납한다.

이리하여 제10도(a)에 표시한 통상의 「j」「t」인자예에 대하여 설명한다. 이 경우 제17도시와 같이 컬럼카운터의 PWK 28이 9,10,11일때에는 스페이스로써 PWK 14,15에 00 H의 데이터를 격납한다. 스페이스의 최종, 즉 이예에서는 PWK 28=11일때, 제15도의 돗트 데이터 취출 루틴으로 데이터 훼치 프래그를 셋트한다. 다음에 INT가 들어 갔을때, 상술한 경우와 같이 데이터 훼치 프래그를 리셋트하여 캐랙터 제네레이터의 어드레스를 계산한 루틴에 진행한다. 이 계산 루틴의 최초 처리로써 문자마다에 변화하는 프래그, 이론게이숀(=PWK 16), 스페셜(=PWK 17), 디센더(=PWK 18), 컬럼카운터(=PWK 28)를 크리어한다. 그후는 상술한 경우와 같이 동작하여 인자한다 인자 종료는 인자 정보의 PL=0이 되었을때 프린트 엔드 프래그의 셋트를 하고 종료한다. 한편, 제15도의 INT 2의 루틴으로 셋트된 Pre information Data(=PWK 14)는 제14도의 INT의 루틴으로 출력된다. 또 INT 2의 루틴에 있어서의 돗트 네이터를 CPU 2에, PWK 15에 출력의 처리로 돗트 네이터(PWK 15)를 출럭한다. 이들의 할입은, INT 2의 루틴에 있어서 다음 할입허가는 INT 1만이고 반대로 INT 1의 루틴에 있어서 다음 할입 허가는 INT 2만으로 되어 있는 것이다. 이들 할입 요구는 제6도에 있어서 INT 1신호, INT 2신호의 입상(도면중 화살표시)에 의하여 이루어진다. 어쨋든, 제17도가 더블바이트 문자가 아닌 통상의 인자예를 표시하는 것이다.

따라서 본 발명의 대상이 되는 더블 바이트(Double Height) 문자의 작성에 대하여 설명한다. 본 실시예에서는 아홉개의 핀 P₁-P₉를 갖는 헤드 19에 의하여 제로 18돗트의 더블 바이트 문자를 만드는 것이고 당연, 1회 한금의 글자후에 9돗트 피드(18/144인치피드)를 하여 2회 한금의 글자로 더블 바이트 문자를 완성하게 되는 것이다.

여기서 편집된 프린트 버퍼는 제10도(b)와 같이 첫번께 인자와 두번째 인자등으로 동일 프린트 버퍼가 사용된다. 여기서 더블 바이트 문자는 상술한 바와 같이 9핀을 18핀(18돗트)으로 확대하는 문자임으로 돗트데이터를 제18도시와 같이 확대하는 것이다. 구체적으로는 첫번께로 인자하는 경우에 PWK 15의 BP₀-BP₄(내용을 ABCD로 표시한다)를 제19도(a)에 표시한 바와 같이 확대한다. 따라서 PWK 15의 BP₀-BP₇은 AABBCCDD로 확대된다. 이때, PWK 15의 BP4=E는 PWK 14의 BP/=SP)에 들어간다. 그리고 첫번째 인자후, 제18도에 화살표로 표시한 9핀분의 피드를 하고, 두번째의 인자에 있어서는 제19도(b)에 표시한 바와 같이 PWK 15의 BP₄-BP₇과 PWK 14의 SP의 확대를 한다. 이것은 네번째 시프트에 의하여 행해지며 PWK 15의 BP₀-BP₇은 EFFGGHI로 되며 PWK₁₄의 SP는 1이 된다.

그리고 표 1, 표 2에 표시한 것은 제19도의 확대방식에 의거하여 본 실시예로 사용하는 테이블표이다. 표1의 테이블표는 첫번째 인자용이고, 입력이 0 H-F H까지 취득할 수 있음에 대해 출력데이터는 제19도(a)의 확대상태에서 알 수 있는 바와 같이 00 H-FF H의 값을 취득한다. 한편, 표 2의 테이블표는 두번째 인자용이고 입력이 0 H-F H까지 취득하는 것에 대하여 출력 데이터는 제19도(b)의 확대상태로 표시한 바와 같이 PWK 15의 BP₇에 PWK 14의 SP의 내용이 확대되어 들어감으로 00 H-7F H의 출력 데이터를 취득할 수가 있다.

이와 같이하여 구체적인 더블 바이트 문자의 인자는, 프린트 버퍼에 있어서 제10도(b)에 표시한 바와 같이 Pre 3=04 H로 지명되고 다시 언더라인을 붙힐 경우에는 Pre 1=04 H로 지명된다(제8도 참조). 그래서 이와 같이 지정하에 언더라인이 붙은 더블바이트 문자를 인자할 경우를 생각한다. 먼저, 제15도의 INT2처리 루틴에 있어서, 돗트 데이터를 PWK 14,15에 격납할 처리를 한후, Pre 3=04 H에 의하여 더블 바이트이므로 더블 바이트 문자처리, 즉 제21도에 표시한 Double Height 처리 루틴에 이행한다. 이 루틴에있어서는, 먼저 엎퍼/로어가 판단된다 이것은 제1도의 RAM 매프의 엎퍼/로어 프래그에 의한 것이고 첫번째의 인자이면 엎버측이 된다. 여기서 언더라인은 PWK 2에서 취출되며 PWK 26에 UL(언더라인)프래그로써 셋트된다. 또 핀 P₉의 실제 인자는 PWK 14의 BP₃으로 CPU 2에 출력될때 행해진다. 이 핀 P₉의 제어를 위해 P₉프래그 1, P₉프레그 2가 간접적으로 동작한다. 그리그 이테릭 문자, 스프링문자, 더블바이트 문자 이전에 P₉를 인자할 필요가 있을 경우에는, PWK 14와 동시에 P₉프래그 1이 셋트되게 된다. 이와 같이하여 엎퍼측(첫번째)에 날은 현 시점에서는 P₉프래그 2를 크리어하여 PWK 14의 핀 P₉에 대하여는 셋트가 되지 않도록 된다. 그리고 돗트 데이터를 격납하고 있는 PWK 15의 BP₄-BP₀의 내용울 아큐무레이터 Acc에 로드한다. 이때, PWK 15의 BP₄를 첵크하고 BP₄=1일 경우는 P₉프래그 2를 셋트한다. 다음에 아큐무레이터 Acc에 있어서 3빗트채까지 즉 BP₀-BP₃까지도 유효로 하여 (테이블 표 1)+(Acc)를 하고 그 어드레스 내용을 PWK 15의 BP₀-BP₇에 세이브하여 돗트 데이터를 작성한다. 그리고 P₉프래그2의 유무를 첵크하고 이에 맞추어 PWK 14의 BP(SP)를 셋트 또는 리셋트하여 핀 P₁-P₉에 의하여 인자를 한다.

이러한 첫번째의 인자 종료후에,18/144인치의 피드가 이루어져 두번째의 인자에 이행한다. 즉, 제21도의 처리 루틴에 있어서 로아측에 보낸다. 먼저 돗트 데이터를 격납하고 있는 PWK 15의 BP₇-BP₄의 내용을아큐무레이터 Acc에 로드한다. 여기서 우 시프트를 4번하여 BP₇-BP₄를 BP₃-BP₀의 위치에 시프트한 후,BP₇-BP₄를 컷트한다. 그리고 (테이블 표 2)+(Acc)를 하여 그 어드레스 내용을 PWK 15에 세이브하여 돗트 데이터를 작성한다. 다음에, 핀 P₉의 인자가 있는가 없는가를 P₉프랙 1의 유무에 의하여 체크하고 있으면 P₉프래그 2를 셋트하여 PWK 15의 BP₇에 빗트를 세운다. 한편 핀 P₉의 인자가 없으면 P₉프래그를 첵크한다. 그리고 UL(언더라인)프래그를 첵크한다. 지금 본 실시예에서는 Pre=04 H에 의하여 언더라인부라고 지정하여져 있으므로 언더라인 카을터(ULC)의 내용이 짝수이거나, 홀수 인가의 판단에 이행한다. 이것은 본 실시예에서는 인자를 허프 빗트 단위로 하고 있는 것이나, 언더라인과 같이 인자 방향으로 연속하는 인자 내용에 대해서는 허프빗트단위로 연속하여 중복 인자할 필요가 없기 때문이다. 따라서 언더라인 카운터의 내용이 짝수인 경우에는 PWK 15의 BP₇에 빗트가 세워지고, P₉프래그 2가 셋트됨으로 헤드 19에서는 하위 2개의 핀 P₈, P₉를 사용하여 언더라인 인자를 하게 된다. 한편 언더라인 카운터가 홀수의 경우에는 PWK 15의 BP₇을 리셋트하여 그 빗트를 지움과 동시에 P₉프래그 2는 리셋트되어 헤드 19에서는핀 P₈, P₉에 의한 언더라인 인자를 하지 않게 된다. 그리고 언더라인 카운터는 제15도의 처리 루틴 중에 표시한 바와 같이 허프 돗트 처리 마다에 +1만 인크리멘트하게 된다.

따라서 제20도(b)는 제10도(b)의 프린트 버퍼에 의거 「t」를 언더라인부 더블 바이트 문자로써 인자할 경우를, 통상문자(동도면(a))와의 대비로 표시하는 것이다. 따라서 동도(c)는 핀 P₉만에 의한 언더라인 인자의 경우를 표시한다. 이와 같이 본 실시예에서는 문자 자체가 더블 바이트에 확대된 분, 언더라인도 2핀 P₈, P₉사용에 의한 인자에 확대됨으로 전제로써 균형이 잡힌 언더라인부 더블 바이트 문자의 인자를 할가 있다. 이러한 더블 바이트 문자 처리도 통상의 문자에 있어서의 캐리지에네를 그대로 사용할 수 있어 사용하기 쉬운 것이다.

[발명의 효과]

본 발명은, 상술한 바와 같이 더블 바이트 문자이라해도, 통상의 캐랙터 제네레이터에 있어서의 돗트 데이터를 사용하여 그 빗트 처리에 의하여 더블 바이트 문자의 인자를 하게 하므로써 임의 문자를 용이하게 더블 바이트 문자로써 인자할 수 있고, 이때 언더라인부 더블 바이트 문자가 요구되면 언더라인이 2개의 핀에 의하여 굵게 인자됨으로 더블 바이트 문자와의 밸런스가 양호하며 인자의 품질을 높힐 수 있고 따라서 그로 인한 캐래지에네용 메모리에 부담을 줌이 없이 할 수 있는 것이다.

[표 1]

[표 2]

Claims

N개의 헤드핀을 세로로 병렬한 헤드에 의하여 인자하는 돗트 프린터에 있어서, 인자할 문자를 더블바이트 문자로써 인자할때, 이 더블 바이트 문자 인자 지령에 의거하여 캐랙터 제네레이터에 격납된 상기인자할 문자의 돗트 데이터를 상하로 2분할하여 상.하 2배로 확대하는 처리를 하여 상기 헤드에 의한 상단 첫번째 인자와 하단 두번째 인자등에 의하여 더블 바이트 문자의 인자를 하고, 언더라인 인자 지령시에는 하단 두번째인자에 있어 헤드의 하위측 2개의 핀에 언더라인 인자 신호를 부여하여 이들 2개의 핀에 의하여 언더라인을 인자함을 특징으로 하는 돗트 프린터에 있어서의 더블 바이트 문자 인자방법.