KR930001420Y1 - 바이어스 회로 - Google Patents

바이어스 회로 Download PDF

Info

Publication number
KR930001420Y1
KR930001420Y1 KR2019900008284U KR900008284U KR930001420Y1 KR 930001420 Y1 KR930001420 Y1 KR 930001420Y1 KR 2019900008284 U KR2019900008284 U KR 2019900008284U KR 900008284 U KR900008284 U KR 900008284U KR 930001420 Y1 KR930001420 Y1 KR 930001420Y1
Authority
KR
South Korea
Prior art keywords
bias
gate
drain
transistor
voltage
Prior art date
Application number
KR2019900008284U
Other languages
English (en)
Other versions
KR920001564U (ko
Inventor
권재길
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900008284U priority Critical patent/KR930001420Y1/ko
Publication of KR920001564U publication Critical patent/KR920001564U/ko
Application granted granted Critical
Publication of KR930001420Y1 publication Critical patent/KR930001420Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback

Landscapes

  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

바이어스 회로
제1도는 종래 바이어스회로도.
제2도는 본 고안에 따른 바이어스회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 바이어스회로 12 : 팬아우트단, 비교기
ZD1 : 제너다이오드 PN1,P1,P2 : 피모스트랜지스터
NM1-NM3,N1-N3 : 엔모스트랜지스터
본 고안은 바이어스회로에 관한 것으로, 특히 미세한 전압차를 검출하는 비교기에 적당하도록 한 바이어스회로에 관한 것이다.
일반적으로 비교기나 증폭기 또는 버퍼등에 공급되는 바이어스를 위해 바이어스회로가 필요한데, 종래의 가장 간단한 바이어스회로를 첨부된 도면을 참조해 설명하면 다음과 같다.
제1도는 종래 바이어스회로도로서, 이에 도시한 바와 같이 전원전압(VDD)에 연결된 저항(R)과 애노우드가 접지된 제너다이오드(ZD)의 캐소드 접속점을 통해 버퍼(1)의 바이어스신호로 출력하도록 구성되었다. 여기서, 제너다이오드(ZD)대신 트랜지스터 또는 일반 다이오드로 구성될 수도 있다.
이와같은 종래 바이어스회로는 저항(R)에 의한 전압 강하와 제너다이오드(ZD)의 브레이크다운(Break Down) 전압비에 의해 바이어스전압(VBias)이 출력되어 팬 아우트(Fan Out)단인 버퍼(1)의 버퍼링 바이어스로 인가된다.
그러나, 종래의 바이어스회로는 전압의 비에 의해 바이어스가 결정되므로 팬 아어트단이 미세한 전압레벨을 비교 검출하는 비교기회로에서는 불안정하고, 오프셋(off set)을 가중하는 바이어스가 공급되어 미세한 전압레벨차를 검출할 수 없었으며, 또한 제너다이오드(ZD)의 브레이크다운 전압을 이용하는 바이어스회로에 따른 아날로그 모스회로에서는 바이어스전압(VBias)을 위한 브레이크다운전압을 정확히 맞추기가 어려운 문제점이 있다.
본 고안은 이와같은 종래의 문제점을 해소시키고자 제너다이오드의 브레이크다운전압과 트랜지스터의 문턱전압(Threshold Voltage)를 이용하여 바이어스회로를 구성하므로서 미세한 전압차를 검출하는 비교기의 바이어스회로에 적당하도록 한 바이어스회로를 안출한 것으로, 이를 첨부한 도면을 참조해 설명하면 다음과 같다.
제2도는 본 고안에 따른 바이어스회로도로서, 이에 도시한 바와같이 전원전압(VDD)을 캐소드에 인가받는 제너다이오드(ZD1)의 애노우드를 엔모스트랜지스터(NM1) 의 게이트와 드레인 접속점, 엔모스트랜지스터(NM2)의 드레인 및 전원전압(VDD)을 소오스에 인가받는 피모스트랜지스터(PN1)의 게이트에 연결하고, 그 피모스트랜지스터(PN1)의 드레인을 상기 엔모스트랜지스터(NM2)의 게이트 및 엔모스트랜지스터(NM3)의 게이트와 드레인 공통접속점에 접속한 후 그 접속점을 통해 바이어스(VBias) 출력을 하도록 바이어스회로부(11)를 구성하고, 전원전압(VDD)을 소오스에 인가받는 피모스트랜지스터(P1),(P2)의 공통게이트를 그 피모스트탠지스터(P1)의 드레인 및 게이트에 비교입력(Vin1)을 인가받는 엔모스트랜지스터(N1)의 드레인에 공통접속하며, 상기 피모스트랜지스터(P2)의 드레인을 게이트에 비교입력(Vin2)을 인가받는 엔모스트랜지스터(N2)의 드레인에 접속하여 그 접속점을 통해 비교출력(Vout)하도록 하고, 상기 엔모스트랜지스터(N1), (N2)의 소오스를 공통으로 엔모스트랜지스터(N3)의 드레인에 접속한 비교기(12)의 상기 엔모스트랜지스터(N3) 게이트에 상기 바이어스회로부(11)의 바이어스출력(VBias)을 인가하여 그 비교기(12)의 바이어스를 공급하도록 구성하였다.
이와 같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
제너다이오드(ZD1)의 브레이크다운전압에 의해 제너다이오드(ZD1)의 애노우드측접점(B)의 전압이 결정되고, 이 애노우드측접점(B)전압이 피모스트랜지스터(PN1)의 게이트 바이어스를 결정하여 이에따른 그의 드레인접점(A)의 전압이 결정되는데, 이 드레인접점(A)의 전압은 엔모스트랜지스터(NM2)의 게이트 바이어스로 인가되므로 그 엔모스트랜지스터(NM2)의 포화상태가 결정되어 상기 제너다이오드(ZD1)의 브레이크다운전압에 따른 접점(B)의 전압을 그 엔모스트랜지스터(NM2)의 도통률에 따른 전압을 감소시켜 피모스트랜지스터(PN1)의 게이트 바이어스로 인가된다. 이에따라 피모스트랜지스터(PN1)의 드레인접점(A)을 통한 바이어스출력(VBias)은 일정하다. 여기서, 엔도스트랜지스터(NM1), (NM3)는 게이트와 드레인이 공통연결되어 정전류원 작용을 하므로 상기 접점(B), (A)들의 전압에 영향을 주지않고, 그 전압들에 의해 도통되어 루프를 열어주는 작용을 한다.
따라서, 제너다이오드(ZD1)의 브레이크다운전압과 엔모스트랜지스터(NM2)의 문턱전압에 따라 바이어스회로부(11)의 바이어스출력(VBias)이 결정되는데, 이 바이어스출력이 상기 엔모스트랜지스터(NM2)의 게이트 바이어스를 결정하여 피모스트랜지스터(PN1)의 게이트 바이어스를 결정하므로 그에 따라 바이어스출력(VBias)은 일정하게 안정된다. 이와 같이 본 고안에 따른 바이어스회로부(11)의 바이어스출력(VBias) 출력이 안정되므로 팬 아우트단인 비교기(12)는 미세한 차의 비교도 안정되게 할 수 있다.
즉, 바이어스출력(VBias)에 따라 엔모스트랜지스터(N3)의 포화상태를 일정하게 유지시키므로 두 입력(Vin1)(Vin2)의 미세한 차의 변화에도 엔모스트랜지스터(N1) 또는 엔모스트랜지스터(N2)의 턴온루프를 결정하여 비교기(12)의 출력(Vout)을 한다.
이상에서 설명한 바와 같이 본 고안은 제너다이오드의 브레이크다운전압 및 모스트랜지스터의 문턱전압을 이용하여 바이어스출력을 안정되게 하므로 팬 아우트단이 안정된 바이어스출력에 따라 안정된 동작을 할 수 있는 효과가 있다.

Claims (1)

  1. 팬 아우트단(12)의 바이어스(VBias) 공급을 위한 바이어스 회로에 있어서, 전원전압(VDD)을 인가받는 제너다이오드(ZD1)의 애노우드를 엔모스트랜지스터(NM1)의 게이트 및 드레인, 엔모스트랜지스터(NM2)의 드레인 및 소오스에 전원전압(VDD)을 인가반는 퍼모스트랜지스터(PN1)의 게이트에 공통 접속하고, 그 퍼모스트랜지스터(PN1)의 드레인을 엔모스트랜지스터(NM3)의 게이트 및 드레인과 상기 엔모스트랜지스터(NM2)의 게이트에 공통접속함과 아울러 그 접속점을 통해 상기 팬 아우트단(12)에 바이어스출력(VBias) 하도록 구성한 것을 특징으로 하는 바이어스회로.
KR2019900008284U 1990-06-12 1990-06-12 바이어스 회로 KR930001420Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900008284U KR930001420Y1 (ko) 1990-06-12 1990-06-12 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900008284U KR930001420Y1 (ko) 1990-06-12 1990-06-12 바이어스 회로

Publications (2)

Publication Number Publication Date
KR920001564U KR920001564U (ko) 1992-01-28
KR930001420Y1 true KR930001420Y1 (ko) 1993-03-29

Family

ID=19299816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900008284U KR930001420Y1 (ko) 1990-06-12 1990-06-12 바이어스 회로

Country Status (1)

Country Link
KR (1) KR930001420Y1 (ko)

Also Published As

Publication number Publication date
KR920001564U (ko) 1992-01-28

Similar Documents

Publication Publication Date Title
KR910001380B1 (ko) 전원절환회로
US7764123B2 (en) Rail to rail buffer amplifier
JP2592234B2 (ja) 半導体装置
US5804994A (en) Comparator circuit with hysteresis
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
US5608344A (en) Comparator circuit with hysteresis
KR930009245A (ko) 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기
KR920015719A (ko) Cmos 출력 버퍼 회로
KR19990055373A (ko) 반도체 소자의 내부전압 발생회로
JP4714353B2 (ja) 基準電圧回路
KR100205506B1 (ko) 스위치가능한 전류-기준전압 발생기
US7057448B2 (en) Variable output-type constant current source circuit
KR930001420Y1 (ko) 바이어스 회로
US5187386A (en) Low standby current intermediate dc voltage generator
KR950016002A (ko) 3치 입력 버퍼 회로
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR910010866A (ko) Bi-CMOS회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
JP2795046B2 (ja) 出力バッファ回路
US6639419B2 (en) Supply voltage level detector
US5939943A (en) Amplifier with improved output voltage swing
US6509760B2 (en) Circuit for providing a control signal
KR930011274A (ko) 입력회로
KR970013312A (ko) 반도체 집적회로
KR940006149Y1 (ko) 기준전압을 일정하게 유지시키는 바이어스 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee