KR930000651Y1 - 비디오카메라에 있어서 플리커현상 방지회로 - Google Patents

비디오카메라에 있어서 플리커현상 방지회로 Download PDF

Info

Publication number
KR930000651Y1
KR930000651Y1 KR2019900004368U KR900004368U KR930000651Y1 KR 930000651 Y1 KR930000651 Y1 KR 930000651Y1 KR 2019900004368 U KR2019900004368 U KR 2019900004368U KR 900004368 U KR900004368 U KR 900004368U KR 930000651 Y1 KR930000651 Y1 KR 930000651Y1
Authority
KR
South Korea
Prior art keywords
signal
delay
output
converter
shutter mode
Prior art date
Application number
KR2019900004368U
Other languages
English (en)
Inventor
전일중
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900004368U priority Critical patent/KR930000651Y1/ko
Application granted granted Critical
Publication of KR930000651Y1 publication Critical patent/KR930000651Y1/ko

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

비디오카메라에 있어서 플리커현상 방지회로
제1도는 본 고안에 따른 실시예인 플리커현상 방지회로.
* 도면의 주요부분에 대한 부호의 설명
100 : 적분기 200 : A/D 변환기
500 : 셔터모드 선택부 INV1, 2 : 인버터
FF1, 2, 3 : 플립플롭 COM1 : 제1비교수단
COM2 : 제2비교수단 401 : 논리조합수단
A1, 2, 3, 4, 5 : 연산증폭기 G1, 2 : 논리합소자
G3 : 논리곱소자 R1∼18 : 저항
C1 : 콘덴서
본 고안은 비디오카메라에 있어서 영상화면에서 발생하는 플리커 현상 방지회로에 관한 것으로, 특히 피사체 촬영시 조명과 카메라의 주사신호간의 명암의 차이로 발생하는 플리커(Flicker)현상을 방지하는 회로에 관한 것이다.
일반적으로 비디오카메라는 촬상관을 통해 피사체의 영상을 연속적으로 촬영하여 전기적 신호형태의 영상신호로 변환시키는 장치이다. 여기서 피사체를 촬영할 때, 야외에서는 별 무리가 없으나 실내에서 촬영할 경우에는 피사체에 비추는 조명의 공급 전원주파수와 촬상관에서 이루어지는 1필드 주사신호의 주파수 차이가 없어야 명암의 강도가 균일한 영상화면을 이룬다. 그러나 자연적인 조건에 의해 상기 조명과 주사신호의 주파수간에 갭(Gap)이 형성될 때, 그 갭만큼 주기적으로 영상화면의 명암의 강도가 변하는 플러커 현상이 발생한다.
예를 들어 공급전원 주파수가 50㎐인 지역에서 피사체의 조명기구를 형광등으로 하고 1/60초(=60㎐)동안 1필드를 순차주사하는 비디오 카메라를 사용하여 촬영할 경우에, 형광등은 공급주파수가 50㎐이므로 이의 2배인 100㎐마다 1번씩 깜박이는 반면 비디오카메라는 60㎐마다 1필드씩 촬상관을 통해 주사한다. 따라서 형광등이 5번 깜박이는 지점과 촬상관에서 3필드를 주사하는 지점에서 주기가 일치하기는 하나, 3필드를 주사하는 동안에 형광등이 깜빡일 때마다(5번) 받은 광자극으로 명암의 강도를 변하게 하는 플리커 현상을 일으켜, 명암이 고르지 못한 영상화면을 표출하는 문제점이 야기된다.
따라서 본 고안의 목적은 비디오카메라에 있어서 영상화면의 플리커현상을 방지하여 명암의 강도가 고른 영상화면을 얻기 위한 플리커현상 방지회로를 제공함에 있다.
상기 목적을 달성하기 위하여 본 고안은 동기발생부와 촬상관 및 셔터모드 선택부를 구비한 비디오카메라에 있어서, 상기 촬상관에서 순차적으로 발생하는 비디오 신호를 1필드마다 적분하기 위한 적분기와 상기 적분기의 아날로그 출력신호를 디지털신호로 변환하기 위한 A/D변환기, 상기 변환기에서 출력된 디지털신호를 상기 동기 발생부에서 발생하는 수직동기신호(주파수가 60㎐)에 의해 1필드씩 지연시켜 지연시간이 다른 제1, 2지연신호를 발생하는 지연수단, 상기 지연수단에서 검출한 결과를 비교하여 플리커현상의 발생여부를 판단하고 플리커현상 발생시 상기 셔터모드 선택부의 셔터모드를 일정모드로 전환시켜 주는 검사수단을 포함함을 특징으로 한다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 고안에 따른 실시예인 플리커현상 방지회로도로서, 비디오카메라의 촬상관에서 순차적으로 발생하여 화면의 명암을 나타내 주는 휘도신호(Luminance Signal; 혹은 명도신호 Y 신호라고 함)의 평균값을 1수직주기(1필드)마다 얻기 위해 1개의 연산증폭기(A1)와 2개의 저항(R1, R2) 1개의 콘덴서(C1) 및 2개의 스위치(SW1, SW2)로 이루어진 적분기(100)와, 상기 적분기(100)의 출력신호의 성분을 바꿔주는 인버터(INV1)와, 상기 인버터(INV1)의 아날로그 출력신호를 디지털 신호로 변환시켜 주기 위한 A/D변환기(200), 수직동기신호(Vertical Synchronization Signal; 회로상에서는 VD로 약함)에 의해 상기 A/D변환기(200)의 디지탈 출력신호를 지연시간이 다르게 지연시키기 위해서 3개의 D플립플롭(FF1, FF2, FF3)을 종속으로 연결한 지연수단(300), 상기 지연수단(300)의 출력을 비교하여 플리커 현상을 방지하기 위해 8개의 저항(R3, R4, R5, R6, R7, R8, R9, R10)과 2개의 연상증폭기(A2, A3)로 이루어진 제1비교수단(COM1)과 상기 제1비교수단(COM1)과 동일한 회로구조로 이루어진 제2비교수단(COM2) 2개의 논리합소자(G1, G2)와 1개의 인버터(INV2) 및 논리곱소자(G3)로 이루어진 논리조합수단(401)으로 구성된 검사수단(400), 상기 검사수단(400)의 출력의 논리상태에 따라 셔터모드(Shutter Mode)를 일정모드로 전환시켜 주는 셔터모드 선택부로 구성된다.
이어서 상술한 구성에 준하여 본 고안의 실시예의 작동을 상세히 설명한다.
먼저 휘도신호는 영상신호의 진폭에 차이를 두어 화상의 명암을 나타내는 전기신호로서 비디오카메라의 촬상관측으로부터 공급되는 것이고, 수직동기신호(VD)는 동기발생부로부터 공급되는 것이며, 셔터모드선택부는 60㎐와 100㎐의 셔터모드가 상기 검사수단(400)의 논리결과에 따라 자동 선택된다.
적분기(100)는 1수직결과 주기로 밀러효과(Miller Effect)에 따라 적분이 이루어지도록 2개의 스위치(SW1과 SW2)와 2개의 저항(R1, R2), 연산증폭기(A1), 연상증폭기(A1)의 입력측과 출력측을 연결한 콘덴서(C1)로 구성되어 있다. 따라서 상기 휘도신호가 라인(1)을 통해 적분기(100)으로 인가하기 전에 2개의 스위치(SW1, SW2)에 VD신호가 가해져 ON이 되어 적분기(100)는 초기화되고, 상기 휘도신호를 적분할 준비를 갖춘다. 그러면 라인(1)을 통해 순차적으로 발생하는 휘도신호의 1번째 필드분이 적분기(100)로 가해져 2개의 스위치(SW1, SW2)는 OFF가 되고 콘덴서(C1)를 통해 방전하여 전술한 휘도신호의 1필드분의 평균치에 해당되는 적분치를 라인(2)을 통해 출력한다. 이와 같은 동작을 적분기(100)는 1필드 주기로 순차반복한다.
상기 적분기(100)의 출력은 음(-)의 신호이므로 인버터(INV1)를 통해 양의 신호로 전환시킨다.
상기 인버터(INV1)에서 출력된 신호는 3개의 D플립플롭으로 구성된 지연수단(300)으로 인가하기 위해 라인(3)을 통해 A/D콘버터(200)에 인가되어 디지털신호로 변환한다.
전술한 바와 같이 형광등의 깜박이는 주기와 촬상관의 주사기간의 주기는 3필드마다 1번씩 일치하게 되어 매3필드 주기마다 수직주사 주기의 적분량은 같으나, 상기 3필드동안 5번의 깜박임이 발생하므로 3필드를 1필드씩으로 나누었을 경우의 1수직주사의 적분량은 다르다.
따라서 3필드내의 어느 부분에서 플리커가 발생하는 지의 여부를 검출하기 위한 것이 상기 지연수단(300)이다.
상기 지연수단(300)은 3개의 D플립플롭(FF1, FF2, FF3)을 종속연결로 구성하여, 상기 A/D콘버터(200)의 출력을 라인(4)을 통해 플립플롭(FF1)의 입력단(D)에 인가하고, 1수직주기로 1필드마다 지연시켜, 지연시간이 다른 제1, 2지연신호를 검출하기 위해 각 플립플롭의 클럭단자(CK)에 라인(5)을 통해 VD신호를 인가한다.
검사수단(400)은 제1비교수단(COM1)과 제2비교수단(COM2) 및 논리조합수단(401)으로 구성되어, 상기 지연수단(300)에서 발생되는 지연수단이 다른 신호간을 비교하여 플리커의 발생유무에 따라 자동적으로 셔터(Shutter)모드가 선택되도록 제어하는 신호를 발생한다.
즉 검사수단(400)내의 제1비교수단(COM1)은 3필드 주기후의 신호와 적분치가 동일하다는 점을 감안하여 A/D변환기의 출력이 3필드 지연된 신호와 전혀 지연되지 않은 A/D변환기의 출력신호를 비교한 것이고, 제2비교수단(COM2)은 플리커 현상이 발생할 때 1필드 주기나 2필드 주기후의 신호와는 적분치가 서로 다르다는 점을 감안하여 A/D변환기의 출력이 2필드 지연된 신호와 지연되지 않은 A/D변환기의 출력신호를 비교한 것이다. 제1비교수단(COM1)은 4개의 저항(R3, R4, R5, R6)을 포함하는 증폭기(A2)와 4개의 저항(R7, R8, R9, R10)을 포함하는 증폭기(A3)로 구성되어, 라인(4)과 라인(6)을 통해 지연이 행해지지 않은 신호와 3필드만큼 지연된 신호를 2증폭기(A2, A3)로 인가하는 데 이때 2증폭기(A2, A3)의 입력단이 다르게 이루어지도록 한다. 예를 들어 라인(4)을 통해 증폭기(A2, A3)로 인가하는 지연되지 않은 신호가 증폭기(A2)에는 (+)입력단에, 증폭기(A3)에는 (-)입력단에 연결되도록 한다. 제2비교수단(COM2)은 플립플롭(FF1)이나 플립플롭(FF2)의 비반전출력(Q)신호와 상기 지연수단(300)의 입력단에 인가되는 신호를 상기와 같은 방법으로 비교하는 데 본 고안의 실시예에서는 플립플롭(FF2)의 비반전출력(Q)신호와 비교를 한다.
상기 두 비교수단(COM1, COM2)의 출력신호는 논리조합수단(401)에 인가된다.
상기 제1비교수단(COM1)의 2연산증폭기(A2, A3)의 출력신호는 각각 라인(8, 9)을 통해 논리조합수단(401)내의 논리합소자(G1)의 양쪽 입력단에 연결하고, 제2비교수단(COM2)의 2연산증폭기(A4, A5)의 출력신호는 각각 라인(10, 11)을 통해 논리조합수단(401)내의 논리합소자(G2)의 양쪽 입력단에 연결한다. 이를 논리합소자(G1, G2)는 한쪽 입력중 하나만 하이논리 상태가 되어도 하이논리상태를 출력한다. 한편 플리커가 발생하면, 제1비교수단(COM1)의 경우는 전술한 바와 같이 3필드 주사신호의 주기와 형광등의 5주기의 기간이 일치되므로 증폭기(A2)와 증폭기(A3)의 출력은 모두 로우논리상태가 되어 논리합소자(G1)의 출력은 로우 논리가 되나 인버터(INV2)를 거치므로 하이논리상태가 되고, 논리곱소자(G3)의 한쪽 입력단자에는 하이 논리상태가 인가된다. 제2비교수단(COM2)의 경우는 2개의 증폭기(A4, A5)중 반드시 하나는 플리커 현상에 의해 하이 논리상태를 출력하므로 논리합소자(G2)의 출력은 플리커가 발생하는 한 항상 하이논리상태를 유지한다.
따라서 상기 논리곱소자(G3)의 한쪽 입력단에 라인(13)을 통해 인가되는 제2비교수단(COM2)의 출력은 하이논리상태가 된다. 상기 논리곱소자(G3)의 한쪽 입력단에 라인(13)을 통해 인가되는 제2비교수단(COM2)의 출력은 하이논리상태가 된다. 상기 논리곱소자(G3)는 2입력이 모두 하이논리상태일때만 하이논리를 출력함으로, 플리커현상이 발생하면 논리곱소자(G3)의 출력은 하이 논리상태를 출력한다.
그러면 상기 하이논리 상태는 라인(14)을 통해 셔터모드 선택부(500)로 전달되고, 셔터모드 선택부(500)에서는 자동적으로 1/100초의 셔터모드 제어신호를 선택한다.
그러나 플리커가 발생되지 않을 경우(앞서의 예와 같이 외부의 공급전원 주파수가 50㎐가 아닌 60㎐인 경우에는 발생하지 않음)에는 제1비교수단(COM1)의 경우는 인버터(INV2)로 인해 하이논리상태가 되지만 제2비교수단(COM2)의 경우는 로우논리가 되어서 논리곱소자(G3)의 출력은 로우논리가 되어서 셔터모드선택부(500)에서는 일반적인 1/60초의 셔터모드 제어신호를 선택한다.
상술한 바와 같이 본 고안은 비디오 카메라에 있어서, 피사체 촬영시 조명의 조도변화에 따라 셔터모드를 자동제어함으로 플리커 현상이 발생하지 않도록 하여 영상화면의 명암의 강도가 일정하게 이루어지도록 하는 이점이 있다.

Claims (3)

  1. 동기 발생부의 촬상관 및 셔터모드선택부(500)를 구비한 비디오 카메라에 있어서, 상기 촬상관으로부터 인입되는 비디오신호를 적분하기 위한 적분기(100)와, 상기 적분기(100)의 출력신호를 디지털신호로 변환하기 위한 A/D변환기(200), 상기 동기 발생부에서 발생하는 수직동기신호에 의해 A/D변환기의 출력신호를 지연시켜 지연시간이 다른 제1, 2지연신호를 발생하는 지연수단(300)과, 상기 지연수단(300)에서 발생된 제1, 2지연신호 값들을 상기 A/D변환기(200)의 출력과 각각 비교하여 플리커잡음 발생을 감지하고, 플리커잡음 감지시 상기 셔터모드선택부(500)의 셔터모드를 일정모드로 전환시켜 주는 검사수단(400)을 포함함을 특징으로 하는 플리커현상 방지회로.
  2. 제1항에 있어서, 상기 검사수단(400)이 상기 A/D변환기(200)의 출력과 상기 지연수단(300)의 제1지연신호를 비교하는 제1비교수단(COM1)과, 상기 A/D변환기(200)의 출력과 상기 지연수단(300)의 제2지연신호를 비교하는 제2비교수단(COM2), 상기 제1, 2비교수단(COM1, COM2)의 출력논리상태를 논리조합하여 셔터모드선택부(500)의 셔터모드를 전환시키는 논리조합수단(401)을 포함함을 특징으로 하는 플리커현상 방지회로.
  3. 제1항에 있어서, 상기 지연수단(300)의 제1지연신호는 3필드기간동안 지연되어진 A/D변환기(200)의 출력이고, 제2지연신호는 2필드기간동안 지연되어진 A/D변환기(200)의 출력임을 특징으로 하는 플리커현상 방지회로.
KR2019900004368U 1989-04-12 1989-04-12 비디오카메라에 있어서 플리커현상 방지회로 KR930000651Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900004368U KR930000651Y1 (ko) 1989-04-12 1989-04-12 비디오카메라에 있어서 플리커현상 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900004368U KR930000651Y1 (ko) 1989-04-12 1989-04-12 비디오카메라에 있어서 플리커현상 방지회로

Publications (1)

Publication Number Publication Date
KR930000651Y1 true KR930000651Y1 (ko) 1993-02-11

Family

ID=19297534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900004368U KR930000651Y1 (ko) 1989-04-12 1989-04-12 비디오카메라에 있어서 플리커현상 방지회로

Country Status (1)

Country Link
KR (1) KR930000651Y1 (ko)

Similar Documents

Publication Publication Date Title
JPS63105580A (ja) テレビカメラ
KR930000651Y1 (ko) 비디오카메라에 있어서 플리커현상 방지회로
JPH09284634A (ja) 撮像装置
JPH0634510B2 (ja) 自動ホワイトバランス調整回路
JP2000032352A (ja) ビデオカメラ装置
JPH0620276B2 (ja) 固体テレビカメラ用螢光灯フリツカ−補正回路
JPH01303878A (ja) ビデオカメラ
JPH07264465A (ja) ビデオカメラ
JP2000352703A (ja) 液晶表示装置のバックライト制御装置および方法
JP2762560B2 (ja) 撮像装置における商用電源周波数フリツカ除去回路
JPH09247550A (ja) テレビジョンカメラ
KR950005399Y1 (ko) 비디오 카메라의 플리커현상 보정회로
JPH0634511B2 (ja) 自動ホワイトバランス調整回路
KR950006040B1 (ko) 비디오카메라의 휘도신호레벨표시회로
JP3524117B2 (ja) 露光制御装置及びそれを用いた撮像装置
JPH03254580A (ja) オートフォーカス装置
JPH06326933A (ja) 撮像装置
JPS60240291A (ja) ホワイトバランス装置
KR960014832B1 (ko) 비디오 카메라의 프리커 보상장치
JPH01241280A (ja) 固体撮像装置
JPH04130866A (ja) 照明用螢光灯を備えた電子的撮像装置
JPS62232278A (ja) テレビジヨンカメラのフリツカ雑音除去装置
KR0130189B1 (ko) 전자 셔터의 스피드 안정화 장치와 안정화 제어방법
JPH04130232A (ja) フリッカ検出回路
JP2547273B2 (ja) 撮像装置のフリッカ除去回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee