JP2762560B2 - 撮像装置における商用電源周波数フリツカ除去回路 - Google Patents
撮像装置における商用電源周波数フリツカ除去回路Info
- Publication number
- JP2762560B2 JP2762560B2 JP1127279A JP12727989A JP2762560B2 JP 2762560 B2 JP2762560 B2 JP 2762560B2 JP 1127279 A JP1127279 A JP 1127279A JP 12727989 A JP12727989 A JP 12727989A JP 2762560 B2 JP2762560 B2 JP 2762560B2
- Authority
- JP
- Japan
- Prior art keywords
- flicker
- output
- agc
- control signal
- commercial power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオカメラ等の撮像装置における商用電源
周波数フリッカを除去する回路に関する。
周波数フリッカを除去する回路に関する。
撮像出力に対してAGCをかける本線系と、フィールド
ごとにレベル変動するフリッカ成分の補正系とを加算し
てAGCのゲイン制御信号を形成する際に、夫々リミッタ
で振幅制限してから加算するようにし、AGCループのゲ
イン可変アンプの飽和を無くしたフリッカ除去回路であ
る。
ごとにレベル変動するフリッカ成分の補正系とを加算し
てAGCのゲイン制御信号を形成する際に、夫々リミッタ
で振幅制限してから加算するようにし、AGCループのゲ
イン可変アンプの飽和を無くしたフリッカ除去回路であ
る。
NTSC信号用ビデオカメラでは、垂直走査周波数が60Hz
であるため、商用電源周波数が50Hzの地域では螢光灯の
点滅に妨害されたフリッカが1/20秒の周期で画面に現れ
ることがある。つまり螢光灯は交流の半周期ごとに点滅
するので60Hzと100Hzとの最大公約数20Hzでフリッカが
生じる。
であるため、商用電源周波数が50Hzの地域では螢光灯の
点滅に妨害されたフリッカが1/20秒の周期で画面に現れ
ることがある。つまり螢光灯は交流の半周期ごとに点滅
するので60Hzと100Hzとの最大公約数20Hzでフリッカが
生じる。
従来では、フリッカが３フィールド（1/20秒）の周期
で変化しているので、各フィールドに対応した３つのAG
C被検回路を並列に設け、個々の検波回路で保持されて
いる検波出力の平均と点検波出力との差分を本線のAGC
回路（３フィールドより長い時定数を持つ）のAGC制御
電圧に加算する方法が用いられている。この方法では、
３フィールドの各区間で独立のAGC制御電圧でAGCがかか
るようなゲイン制御が行われる。
で変化しているので、各フィールドに対応した３つのAG
C被検回路を並列に設け、個々の検波回路で保持されて
いる検波出力の平均と点検波出力との差分を本線のAGC
回路（３フィールドより長い時定数を持つ）のAGC制御
電圧に加算する方法が用いられている。この方法では、
３フィールドの各区間で独立のAGC制御電圧でAGCがかか
るようなゲイン制御が行われる。
従来の構成では、本線信号のAGC回路が低入射光量時
に大ゲインで作動しているときに、フリッカ変動分に対
応する各フィールドごとのAGC補正電圧の加算が行われ
ると、AGCの制御範囲を越えてしまい、フリッカが画面
に現れる欠点があった。
に大ゲインで作動しているときに、フリッカ変動分に対
応する各フィールドごとのAGC補正電圧の加算が行われ
ると、AGCの制御範囲を越えてしまい、フリッカが画面
に現れる欠点があった。
本発明はこの問題にかんがみ、螢光灯照明による比較
的暗い室内で撮像するときに、AGCが飽和することな
く、フリッカ除去補正のためのフィールドごとのゲイン
制御が支障なく行われるようにすることを目的とする。
的暗い室内で撮像するときに、AGCが飽和することな
く、フリッカ除去補正のためのフィールドごとのゲイン
制御が支障なく行われるようにすることを目的とする。
本発明の商用電源周波数フリッカの除去回路は、撮像
出力の平均レベルを検出してAGC制御信号を形成する本
線系20と、上記AGC制御信号を基準にして撮像出力のフ
ィールドごとにレベル変動するフリッカ成分を検出する
フリッカ補正系30と、上記本線系20及びフリッカ補正系
30の各出力のレベルを制限する２つのリミッタ12、13と
を備え、各リミッタ12、13の出力を加算した制御信号で
撮像出力のゲインを制御することを特徴とする。
出力の平均レベルを検出してAGC制御信号を形成する本
線系20と、上記AGC制御信号を基準にして撮像出力のフ
ィールドごとにレベル変動するフリッカ成分を検出する
フリッカ補正系30と、上記本線系20及びフリッカ補正系
30の各出力のレベルを制限する２つのリミッタ12、13と
を備え、各リミッタ12、13の出力を加算した制御信号で
撮像出力のゲインを制御することを特徴とする。
NTSCビデオカメラの場合、50Hz電源の螢光灯下で撮像
すると、３フィールド（1/20秒）の周期で画面にフリッ
カが生じる。このフリッカは、本線AGC系のゲイン制御
信号をフィールドごとのフリッカ成分で補正することに
より除去することができる。本線AGC系のゲイン制御信
号とフリッカ補正分とを夫々リミッタをかけて加算する
ことにより、暗像光の最悪条件下でもゲイン制御アンプ
の制御レンジを外れたゲイン制御信号が形成されること
がない。
すると、３フィールド（1/20秒）の周期で画面にフリッ
カが生じる。このフリッカは、本線AGC系のゲイン制御
信号をフィールドごとのフリッカ成分で補正することに
より除去することができる。本線AGC系のゲイン制御信
号とフリッカ補正分とを夫々リミッタをかけて加算する
ことにより、暗像光の最悪条件下でもゲイン制御アンプ
の制御レンジを外れたゲイン制御信号が形成されること
がない。
第１図は本発明によるフリッカ除去回路の要部ブロッ
ク図を示す。入力の撮像素子出力はゲインコントロール
用の電圧制御アンプ（VCA）１を介し、A/D変換器２でデ
ィジタル信号に変換されてから図外の処理回路へ導出さ
れる。A/D変換器２の出力は例えば１フィールド分の画
素データを加算してフィールド画面の平均レベルを求め
る検波回路３に供給される。検波出力はフィールドごと
に３フィールドのサイクルで順次切換えられるスイッチ
４で振り分けられて各フィールドに対応したメモリ（M1
〜３）５−１、５−２、５−３に記憶される。
ク図を示す。入力の撮像素子出力はゲインコントロール
用の電圧制御アンプ（VCA）１を介し、A/D変換器２でデ
ィジタル信号に変換されてから図外の処理回路へ導出さ
れる。A/D変換器２の出力は例えば１フィールド分の画
素データを加算してフィールド画面の平均レベルを求め
る検波回路３に供給される。検波出力はフィールドごと
に３フィールドのサイクルで順次切換えられるスイッチ
４で振り分けられて各フィールドに対応したメモリ（M1
〜３）５−１、５−２、５−３に記憶される。
各メモリ５−１〜５−３の内容は或るタイミングで一
時に読み出されて加算器７に供給され、また別のタイミ
ングで１つずつ順次に読出され、１〜３フィールド順次
で切換えられるスイッチ６に供給される。
時に読み出されて加算器７に供給され、また別のタイミ
ングで１つずつ順次に読出され、１〜３フィールド順次
で切換えられるスイッチ６に供給される。
加算器７の出力は３フィールド分の検波レベルの平均
と考えることができる。加算出力はコンパレータ９で基
準レベルrefと比較され、比較結果の誤差出力が時定数
回路10で十数フィールド期間にわたって平滑されて、AG
C制御信号としてリミッタ13に供給される。リミッタ13
は第２図に示すようにその入力レベルをMIN〜MAXの間に
制限して出力する。この範囲はVCA1のゲインでは＋６〜
＋24dBに相当する。
と考えることができる。加算出力はコンパレータ９で基
準レベルrefと比較され、比較結果の誤差出力が時定数
回路10で十数フィールド期間にわたって平滑されて、AG
C制御信号としてリミッタ13に供給される。リミッタ13
は第２図に示すようにその入力レベルをMIN〜MAXの間に
制限して出力する。この範囲はVCA1のゲインでは＋６〜
＋24dBに相当する。
リミッタ13の出力は加算器14を介してD/A変換器15に
供給され、変換アナログ電圧がAGC制御電圧としてVCA1
に供給される。以上によりAGCループが構成される。加
算器７、コンパレータ９、時定数回路10bが本線系20を
構成する。
供給され、変換アナログ電圧がAGC制御電圧としてVCA1
に供給される。以上によりAGCループが構成される。加
算器７、コンパレータ９、時定数回路10bが本線系20を
構成する。
一方、メモリ５−１〜５−３からフィールド順次に読
出された検波出力は、スイッチ６でフィールドごとに選
択され、コンパレータ８で基準refと比較される。比較
出力は時定数回路10aで例えば数フィールド区間の時定
数で平滑され、次に減算器11で、本線系20のAGC制御信
号である時定数回路10bの出力が差引かれる。従って減
算器11からはフィールド順次で３フィールドサイクルの
フリッカ成分が抽出される。なお時定数回路10aは実際
には３フィールド分に対応して３系統あり、各々が前回
の積分値を保持し、更新値と合わせて新たな積分を実行
する。コンパレータ８、時定数回路10a及び減算器11が
フリッカ補正系30を構成する。
出された検波出力は、スイッチ６でフィールドごとに選
択され、コンパレータ８で基準refと比較される。比較
出力は時定数回路10aで例えば数フィールド区間の時定
数で平滑され、次に減算器11で、本線系20のAGC制御信
号である時定数回路10bの出力が差引かれる。従って減
算器11からはフィールド順次で３フィールドサイクルの
フリッカ成分が抽出される。なお時定数回路10aは実際
には３フィールド分に対応して３系統あり、各々が前回
の積分値を保持し、更新値と合わせて新たな積分を実行
する。コンパレータ８、時定数回路10a及び減算器11が
フリッカ補正系30を構成する。
減算器11の出力はリミッタ12に供給される。このリミ
ッタ12は入力をVCA1のゲイン換算で±6dBの範囲に制限
する。リミッタ12の出力は加算器14で本線のAGC制御信
号と加算され、フリッカ補正が加味されたAGC制御信号
としてD/A変換器15からVCA1に供給される。
ッタ12は入力をVCA1のゲイン換算で±6dBの範囲に制限
する。リミッタ12の出力は加算器14で本線のAGC制御信
号と加算され、フリッカ補正が加味されたAGC制御信号
としてD/A変換器15からVCA1に供給される。
第２図に示すように、VCA1のゲイン可変範囲が０〜30
dBである場合、本線系20のAGC制御信号はリミッタ13で
＋６〜＋24dB相当に制限されている。一方、フリッカ補
正系30のリミッタ12の出力は±6dBに制限されている。
従って加算器14でこれらが加え合わさったとき、最悪で
も0dB（６−６）〜30dB（24＋６）の範囲内でゲイン制
御が行われる。従って従来のようにVCA1の制御可能な範
囲を外れてゲイン制御電圧が与えられることがなく、ど
のような状態でも商用電源フリッカを除去するAGC動作
が行われる。
dBである場合、本線系20のAGC制御信号はリミッタ13で
＋６〜＋24dB相当に制限されている。一方、フリッカ補
正系30のリミッタ12の出力は±6dBに制限されている。
従って加算器14でこれらが加え合わさったとき、最悪で
も0dB（６−６）〜30dB（24＋６）の範囲内でゲイン制
御が行われる。従って従来のようにVCA1の制御可能な範
囲を外れてゲイン制御電圧が与えられることがなく、ど
のような状態でも商用電源フリッカを除去するAGC動作
が行われる。
なお第１図の構成ではリミッタ13の制限範囲は固定
（±6dB）であるが、本線系20のAGC制御電圧が大きいと
きには制限範囲を更に狭め、AGC制御電圧が小さいとき
には範囲を広くしてもよい。
（±6dB）であるが、本線系20のAGC制御電圧が大きいと
きには制限範囲を更に狭め、AGC制御電圧が小さいとき
には範囲を広くしてもよい。
本発明は上述のようにリミッタを介してAGC系のゲイ
ン制御信号及びフィールドごとのフリッカ補正信号とを
加算する構成であるから、暗像光を撮像するときにゲイ
ン制御アンプに与えるゲインが最大になっても、フリッ
カ成分除去のフィールドごとのゲイン補正を支障なく行
う余裕を持たせてあるので、最悪条件下でもフリッカ除
去が可能となる。特に、比較的暗い室内で螢光灯下で撮
像してもフリッカが生じない。
ン制御信号及びフィールドごとのフリッカ補正信号とを
加算する構成であるから、暗像光を撮像するときにゲイ
ン制御アンプに与えるゲインが最大になっても、フリッ
カ成分除去のフィールドごとのゲイン補正を支障なく行
う余裕を持たせてあるので、最悪条件下でもフリッカ除
去が可能となる。特に、比較的暗い室内で螢光灯下で撮
像してもフリッカが生じない。
第１図は本発明を適用した撮像装置のフリッカ除去回路
のブロック図、第２図は第１図の回路におけるAGC制御
アンプの入出力特性図である。 なお図面に用いた符号において、 １……VCA ３……検波回路 8,9……コンパレータ 12,13……リミッタ 14……加算器 20……本線系 30……フリッカ補正系 である。
のブロック図、第２図は第１図の回路におけるAGC制御
アンプの入出力特性図である。 なお図面に用いた符号において、 １……VCA ３……検波回路 8,9……コンパレータ 12,13……リミッタ 14……加算器 20……本線系 30……フリッカ補正系 である。
Claims (1)
- 【請求項１】撮像出力の平均レベルを検出してAGC制御
信号を形成する本線系と、 上記AGC制御信号を基準にして撮像出力のフィールドご
とにレベル変動するフリッカ成分を検出するフリッカ補
正系と、 上記本線系及びフリッカ補正系の各出力のレベルを制限
する２つのリミッタとを備え、 各リミッタの出力を加算した制御信号で撮像出力のゲイ
ンを制御することを特徴とする撮像装置における商用電
源周波数フリッカ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127279A JP2762560B2 (ja) | 1989-05-20 | 1989-05-20 | 撮像装置における商用電源周波数フリツカ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127279A JP2762560B2 (ja) | 1989-05-20 | 1989-05-20 | 撮像装置における商用電源周波数フリツカ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306776A JPH02306776A (ja) | 1990-12-20 |
| JP2762560B2 true JP2762560B2 (ja) | 1998-06-04 |
Family
ID=14956047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127279A Expired - Fee Related JP2762560B2 (ja) | 1989-05-20 | 1989-05-20 | 撮像装置における商用電源周波数フリツカ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762560B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778301B2 (ja) * | 1991-08-09 | 1998-07-23 | 株式会社富士通ゼネラル | フリッカレス電子シャッタ制御装置 |
| JP3375557B2 (ja) * | 1999-01-29 | 2003-02-10 | 松下電器産業株式会社 | 映像信号処理装置 |
| JP6752688B2 (ja) * | 2016-11-09 | 2020-09-09 | キヤノン株式会社 | 撮像装置、その制御方法、および制御プログラム |
-
1989
- 1989-05-20 JP JP1127279A patent/JP2762560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306776A (ja) | 1990-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687670B2 (ja) | 動き検出回路および手ぶれ補正装置 | |
| JP3375557B2 (ja) | 映像信号処理装置 | |
| JP2004023605A (ja) | 画像処理装置、カメラ装置、及びその自動露光制御方法 | |
| US6657659B1 (en) | Flicker compensation for cameras | |
| JPH031772A (ja) | 撮像装置 | |
| JP2762560B2 (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| JP2995887B2 (ja) | フリッカー補正回路 | |
| JP4026890B2 (ja) | 電子カメラ及びその電子シャッター制御方法 | |
| JPH02306777A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| JP3413850B2 (ja) | ビデオカメラ | |
| JPH06326918A (ja) | カムコーダの周辺部明暗補正回路 | |
| JP3356564B2 (ja) | マイクロスコープの光量制御装置 | |
| JP2998152B2 (ja) | 撮像信号処理回路 | |
| JP3607356B2 (ja) | 撮像装置 | |
| JP3352086B2 (ja) | 撮像装置 | |
| JPH0730803A (ja) | 露光制御方法及び装置 | |
| JP2002057941A (ja) | 長時間露光型テレビジョンカメラ | |
| KR200150134Y1 (ko) | 디지탈 캠코더의 이득자동 제어시스템 | |
| JPH10257381A (ja) | フリッカ補正装置 | |
| JP2000236532A (ja) | 高感度テレビカメラを用いた監視システムとその感度切替方法 | |
| JPH07322142A (ja) | 固体撮像素子およびこれを用いたテレビジョンカメラ | |
| JPH0494272A (ja) | 撮像装置 | |
| JPH0522650A (ja) | 撮像装置 | |
| JPH08116488A (ja) | 画像入力装置 | |
| JPH07236087A (ja) | テレビジョンカメラ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |